[VHDL编程] m1_xsi_hdl

说明：
<人杰> 在 2025-06-08 上传 | 大小：7.5mb | 下载：0

[VHDL编程] lab08_web

说明：
<人杰> 在 2025-06-08 上传 | 大小：8.4mb | 下载：0

[VHDL编程] mpfw_rev9

说明：实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-06-08 上传 | 大小：1022kb | 下载：0

[VHDL编程] spartan3a_v136_speeds_files

说明：实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-06-08 上传 | 大小：487kb | 下载：0

[VHDL编程] spartan3e

说明：实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-06-08 上传 | 大小：185kb | 下载：0

[VHDL编程] 4vlx25_mdm_xmd

说明：实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-06-08 上传 | 大小：380kb | 下载：0

[VHDL编程] v4fx_null_bitstreams

说明：实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-06-08 上传 | 大小：750kb | 下载：0

[VHDL编程] VHDL

说明：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。 -This article describes the use of examples in the FPGA/CPLD prescaler t
<黄鹏曾> 在 2025-06-08 上传 | 大小：315kb | 下载：0

[VHDL编程] Des2Sim

说明：本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim
<黄鹏曾> 在 2025-06-08 上传 | 大小：1.86mb | 下载：0

[VHDL编程] EDA

说明：本章介绍了两个EDA技术的综合应用设计实例:数字闹钟和直接数字频率合成器DDS。-EDA chapter describes the two technologies integrated application design example: digital alarm clock and direct digital synthesizer DDS.
<黄鹏曾> 在 2025-06-08 上传 | 大小：177kb | 下载：0

[VHDL编程] DE1_SD_Card_Audio

说明：基于NIOS II的SD CARD MUSIC PLAYER源码，包括硬件SOPC-NIOS II based on the SD CARD MUSIC PLAYER source, including hardware SOPC
<Sgj> 在 2025-06-08 上传 | 大小：1.76mb | 下载：0

[VHDL编程] paobiao

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒，秒，分”计时功能的数字跑表； 2. 工程在project文件夹中，双击paobiao.ise文件打开工程； 3. 源文件在rtl文件夹中，paobiao.v为设计文件，paobiao_tb.tbw是仿真测试文件； 4. 打开工程后，在工程浏览器中选择paobiao_tb.tbw，在Process View中双击“Simulation
<李华> 在 2025-06-08 上传 | 大小：152kb | 下载：0