本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段

时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的

大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细

描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1；

Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。 -This article describes a VHDL descr iption of the use of counter design, synthesis, simulation of the entire process, this time as my self-FPGA/CPLD summary, if what has not the right place, please see this article that, unfortunately, the heroes They correct me, wish to express my gratitude. Of course, this is a very simple example of sequential logic circuit is mainly a detailed descr iption of a number of software usage. Article involved in the software company has produced Synplicity相关搜索： QUARTUS
quartus
fpga
FPGA
modelsim
vhdl
计数器
Quartus
II
quartus
modelsim
VHDL
combinational
circuit
modelsim
ise
modelsim
se