资源列表

« 1 2 ... .91 .92 .93 .94 .95 3896.97 .98 .99 .00 .01 ... 4310 »

[VHDL编程mux21

说明:二选一选择器的Verilog的实现。二输入,一片选段。-realization of mux21
<朴巍> 在 2025-06-18 上传 | 大小:28kb | 下载:0

[VHDL编程mux31

说明:三选一选择器的Verilog实现。三个输入端,一个片选端。-realization of mux31 using verilog.
<朴巍> 在 2025-06-18 上传 | 大小:30kb | 下载:0

[VHDL编程seller_moore

说明:用Verilog实现十六进制计数器。内含有整个完整工程。包括tb文件。-realiaztion of timer16 using verilog
<朴巍> 在 2025-06-18 上传 | 大小:41kb | 下载:0

[VHDL编程timer16

说明:十六进制计数器的的Verilog实现。内有整个工程,包括tb文件。仿真可通过-realizaiton of timer16
<朴巍> 在 2025-06-18 上传 | 大小:36kb | 下载:0

[VHDL编程uart_rx

说明:串口接收模块代码,根据设定的串口波特率,可以正确接收串口的数据-Serial receive module code, according to the set baud rate, serial data can be correctly received
<Kevin> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程practica1

说明: tester.vhd library IEEE use IEEE.STD_LOGIC_1164.all use IEEE.STD_LOGIC_ARITH.all use IEEE.STD_LOGIC_UNSIGNED.all LIBRARY lpm USE lpm.lpm_components.ALL entity practica1 is port ( RESET : in std_logic clk :
<pablo> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程spartan_mig20

说明:programer for FPGA with spatan
<hiep> 在 2025-06-18 上传 | 大小:10kb | 下载:0

[VHDL编程VGA_pic_200x200x3(ok)

说明:altera 系列FPGA实现的VGA显示8色的图片,调试通过,开发环境quartusii , 语言verilog。-Altera series FPGA to achieve the VGA display 8 color images, debugging through, the development environment QuartusII, language verilog.
<PrudentMe> 在 2025-06-18 上传 | 大小:6.56mb | 下载:0

[VHDL编程DDS(ok)

说明:制作ROM正弦表并填充FPGA内部ROM,通过调用内部数据实现正弦波输出,开发环境quartusii , 语言verilog , 调试通过 , 附有modelsim调试结果。-Make ROM sine table and fill the ROM internal FPGA, by calling the internal data to achieve the sine wave output, development environment QuartusII, Language Veri
<PrudentMe> 在 2025-06-18 上传 | 大小:9.68mb | 下载:0

[VHDL编程PCIe

说明:使用Altera PCIe IP核,补充PCIe事物层,完成了PCIe设备端硬件设计。Windows和Linux下,安装合适驱动后,可读写PCIe设备。-Use Altera PCIe IP core, supplement PCIe transaction layer, complete PCIe device side hardware design
<zhaodonglin> 在 2025-06-18 上传 | 大小:27.64mb | 下载:0

[VHDL编程KEY2_TEST

说明:Altera firmware examples for Cyclone IV
<TreyWilliams> 在 2025-06-18 上传 | 大小:2.81mb | 下载:0

[VHDL编程KEY3_TEST

说明:Atera Cyclone IV examples for quartus
<TreyWilliams> 在 2025-06-18 上传 | 大小:77kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 3896.97 .98 .99 .00 .01 ... 4310 »

源码中国 www.ymcn.org