[VHDL编程] Digital-clock

说明：利用Quartus编程软件及EDA实验板（芯片为EP1C6Q240C8）完成数字钟设计，该数字钟有显示时、分和秒的功能。-When the Quartus programming software and EDA experiment board (chip EP1C6Q240C8) complete digital clock, digital clock showing the hours, minutes and seconds functions.
<杨好人> 在 2025-06-18 上传 | 大小：91kb | 下载：0

[VHDL编程] My-And

说明：And port made with nand gates in Verilog
<john li> 在 2025-06-18 上传 | 大小：133kb | 下载：0

[VHDL编程] Oc_spi

说明：FPGA的SPI接口例子，功能成熟，可以参考-SPI Master Core Specification
<zht> 在 2025-06-18 上传 | 大小：77kb | 下载：0

[VHDL编程] I2c_v13

说明：FPGA的I2C模块实例代码，有说明文档，值得参考啦-FPGA I2C Model Sample Code Docs
<zht> 在 2025-06-18 上传 | 大小：210kb | 下载：0

[VHDL编程] controller

说明： Simple Microprocessor Design (ESD Book Chapter 3) Copyright 2001 Weijun Zhang Controller (control logic plus state register) VHDL FSM modeling- Simple Microprocessor Design (ESD Book Chapter 3) Copyright 2001 Weijun Zhang C
<mohamed> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] memory

说明： Simple Microprocessor Design memory 256*16 8 bit address 16 bit data memory.vhd- Simple Microprocessor Design memory 256*16 8 bit address 16 bit data memory.vhd
<mohamed> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] DSP

说明： FIR Digital Filter Design (DSP example) tested by Weijun Zhang, 04/2001 VHDL Data-Flow modeling KEYWORD: generate, array, range, constant and subtype- FIR Digital Filter Design (DSP example) tested by Weijun Zhang, 04/2001
<mohamed> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Controller(FSM)

说明： Simple Bridge (ESD book figure 2.14) by Weijun Zhang, 04/2001 RT level design using Controller(FSM) + DataPath- Simple Bridge (ESD book figure 2.14) by Weijun Zhang, 04/2001 RT level design using Controller(FSM) + DataPath
<mohamed> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] GCD-CALCULATOR

说明： GCD CALCULATOR (ESD book figure 2.11) Weijun Zhang, 04/2001 we can put all the components in one document(gcd2.vhd) or put them in separate files this is the example of RT level modeling (FSM + DataPath) the code is synthesize
<mohamed> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] Verilog_HDL_FPGA_washing

说明：基于Verilog_HDL的FPGA程序(智能洗衣机) 以DE0板为开发工具-The FPGA-based Verilog_HDL program (smart washing machines) for the development of tools to DE0 board
<Jordan Dick> 在 2025-06-18 上传 | 大小：207kb | 下载：0

[VHDL编程] eep

说明：实现了基于SPI接口的EEPROM控制器功能-SPI-based EEPROM controller
<larry> 在 2025-06-18 上传 | 大小：6kb | 下载：0

[VHDL编程] sha_core_latest.tar

说明：完整的SHA 设计IP，可用于加密、IP SEC设计参考-FULL SHA IP DATABASE
<zhangbin> 在 2025-06-18 上传 | 大小：121kb | 下载：0