[VHDL编程] jiaotongdeng_fuza

说明：本文基于FPGA技术的发展和Quartus II开发平台，实现路*通灯控制器是一种解决方案。使用Verilog HDL硬件描述语言来描述语言程序的分频器模块，控制模块，数据解析模块，显示译码模块和段选位选模块，五个模块，并通过各个模块程序之间的端口合理连接和协调，成功设计出交通信号灯控制电路。在Quartus II环境下模拟，生成顶层文件下载后，在FPGA EP2C5Q208器件进行验证。(Based on the development of FPGA technology and the
<威威谈谈> 在 2025-06-30 上传 | 大小：5.35mb | 下载：0

[VHDL编程] CAN驱动器-MCP2515-接口程序-Verilog

说明：CAN驱动器MCP2515驱动，verilog编写，实测可用(CAN driver MCP2515 driver, Verilog written, measured available)
<天下布狼> 在 2025-06-30 上传 | 大小：9kb | 下载：0

[VHDL编程] DBSTAR_RGMII

说明：Verilog实现的RGMII和GMII接口转接，适合适配不同PHY芯片接口使用(Verilog implementation of RGMII and GMII interface transfer)
<zhzp> 在 2025-06-30 上传 | 大小：4.9mb | 下载：0

[VHDL编程] ddc

说明：下变频采样、本振和滤波三个过程涉及到的详细代码与注释(Detailed code and notes for down conversion sampling, local oscillator and filtering)
<樨卡> 在 2025-06-30 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog

说明：aes digital audio interface from xilinx
<SiamackBM> 在 2025-06-30 上传 | 大小：48kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an

说明：LDPC的编码模块和解码模块，实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)
<fengyuanzyt> 在 2025-06-30 上传 | 大小：994kb | 下载：0

[VHDL编程] 中级篇03：UART，波特率115200与PC通信

说明：本程序实现FPGA的串口通信功能，可以进行数字字符等的发送，波特率为115200(This program implements the serial communication function of the FPGA, and can transmit digital characters, etc., and the baud rate is 115200.)
<小明d1> 在 2025-06-30 上传 | 大小：10.07mb | 下载：0

[VHDL编程] Altera+OpenCL

说明：Altera的OpenCL主要面向信号处理类应用的客户，是用C语言开发FPGA的利器，开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple（苹果）等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算，Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a client for signal processing applic
<CrazyICer> 在 2025-06-30 上传 | 大小：457kb | 下载：0

[VHDL编程] detect pushdown of a push-button

说明：this verilog code detect pushdown of a push-button and debounce at the same time
<random_ryan> 在 2021-06-16 上传 | 大小：590byte | 下载：0

[VHDL编程] VGA hdmi Breckout game

说明：VGA hdmi Breckoutgame project Altera quartus
<hemamont@mail.ru> 在 2021-11-27 上传 | 大小：164.86kb | 下载：0

[VHDL编程] 32-bit Carry lookahead adder

说明：32-bit Carry lookahead adder generic verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：954byte | 下载：0

[VHDL编程] 32-bit new csa adder verilog code

说明：32-bit new carry select adder verilog code
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：1.21kb | 下载：0