[VHDL编程] float_mult32x32.v

说明：verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)
<orangell> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog俄罗斯方块

说明：本设计是verilog设计的俄罗斯方块，含有所有的源代码。(This design is Verilog designed Tetris, which contains all the source code.)
<未来科技> 在 2025-06-22 上传 | 大小：8.42mb | 下载：0

[VHDL编程] lcd_test

说明：FPGA LCD 显示例程,在AN430的LCD模块上配备一个4.3英寸的天马 TFT-LCD模块(TM043NBH02),显示像 素为480 X 272,包含 LED 背光单元,采用真彩色24位的并行RGB接口和开发板连接(FPGA LCD display routines, equipped with a 4.3 inch AN430 module (TM043NBH02) on the LCD module of the TFT-LCD, displaying images.
<ccclq> 在 2025-06-22 上传 | 大小：784kb | 下载：0

[VHDL编程] Xilinx_Vivado_Design_Suite_HLx_Editions_2018.2

说明：vivado 2018.2 license
<Vanbodh> 在 2025-06-22 上传 | 大小：5kb | 下载：0

[VHDL编程] SRIO_DSP_X1

说明：xilinx 7 系列fpga与dsp srio数据传输(fpga and dsp communation with srio)
<zhubaojun> 在 2025-06-22 上传 | 大小：29.75mb | 下载：0

[VHDL编程] Xilinx High Speed Cable 驱动

说明：XILINX高速烧写器仿真器驱动程序软件下载文件(XILINX high-speed loader emulator driver software download file)
<jfjfjfjfjfjf> 在 2025-06-22 上传 | 大小：33.32mb | 下载：0

[VHDL编程] GPU_LDPC+硕士毕设论文详解

说明：QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)
<fadai> 在 2025-06-22 上传 | 大小：18.83mb | 下载：0

[VHDL编程] TwoOderPll

说明：1、资料包含二阶环路设计简要说明，Matlab程序，Matlab程序模拟FPGA工作方式，对各变量进行了量化处理 2、资料包含使用Vivado2015.4.2版本的工程文件，可直接运行查看仿真结果 3、参考资料为杜勇老师的《锁相环技术原理及其FPGA实现》(1. The data include a brief descr iption of the second-order loop design. The MATLAB program and the MATLAB program sim
<三百钱> 在 2025-06-22 上传 | 大小：31.04mb | 下载：0

[VHDL编程] 基于VHDL实现单精度浮点数的加-减法运算

说明：vhdl 加法器和减法器 希望对VHDL的同学有参考作用(VHDL adder and function as relative reference)
<angryzookey> 在 2025-06-22 上传 | 大小：654kb | 下载：0

[VHDL编程] frenq2

说明：数字硬件频率计 带有频率测量和占空比测量功能(Digital hardware frequency meter Frequency measurement and duty ratio measurement function)
<NarcissusYe> 在 2025-06-22 上传 | 大小：551kb | 下载：0

[VHDL编程] Verilog的135个经典设计实例

说明：Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例
<三棵树机务段> 在 2025-06-22 上传 | 大小：164kb | 下载：0

[VHDL编程] demodulation

说明：基于verilog HDL的BPSK解调的FPGA实现，仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)
<涛2017777> 在 2025-06-22 上传 | 大小：128kb | 下载：0