资源列表
[VHDL编程] tlc5628VHDL
说明:VHDL实现对TLC5628 AD芯片的时序控制,vhdl对时序的控制不仅高速,而且控制时序清晰,容易实现-vhdl counter tlc5628<赵惠军> 在 2025-06-07 上传 | 大小:353kb | 下载:1
[VHDL编程] BP062-BU-01000-r0p0-00rel0[1][1].tar
说明:AXI协议检查器,由ARM公司开发对于想开发AXI master和slave模型的ASIC设计人员非常有用!-AXI protocol checker, developed by ARM to develop for the AXI master and slave model is very useful ASIC designers!<李忠孝> 在 2025-06-07 上传 | 大小:306kb | 下载:1
[VHDL编程] systemverilog
说明:system verilog 是国际流行的设计和验证语言,根据语言的特点分为两部分:for设计和for验证。另外一种书是介绍如何应用system verilog, 如果你要用syntem verilog, 推荐先读一下。-system verilog is popular hardware design and verification language. The languange compose of two part: systemverilog for desin , system ve<jhv> 在 2025-06-07 上传 | 大小:5.83mb | 下载:1
[VHDL编程] source_code
说明:一个用c语言编写的自动售货机控制器源代码-A with c language source code for vending machine controller<lin kai> 在 2025-06-07 上传 | 大小:131kb | 下载:1
[VHDL编程] Reuse-Methodology-Manual-Third-Edition
说明:进行SOC/IP 设计以及可重用设计的宝典书籍!是synopsys的一位牛牛写的! 主要以mentor和synopssy的设计工具为流程,讲述了SOC/IP可重用设计,验证设计的基本方法。 -For SOC/IP design and reusable design book books! A synopsys Niuniu is written! To mentor and synopssy the main design tools for the process, about the<yuhl> 在 2025-06-07 上传 | 大小:4.35mb | 下载:1
[VHDL编程] Crack_DSP_Builder_90
说明:Altera DSP BUILDER 9.0 SP2 破解-crack for dsp builder 9.0 SP2<胡文静> 在 2025-06-07 上传 | 大小:5kb | 下载:1
[VHDL编程] BKMP3_verilog
说明:The mp3 decoder write by using Verilog<hqgoldswan> 在 2025-06-07 上传 | 大小:2.05mb | 下载:1