[VHDL编程] 基于FPGA实时视频图像网络传输系统设计

说明：使用FPGA实现以太网的传输，通信方式为UDP(Using FPGA to achieve Ethernet transmission, communication mode is UDP)
<一苇度湖 > 在 2025-06-24 上传 | 大小：18.94mb | 下载：1

[VHDL编程] test56_PWM3

说明：VHDL 3 phase of PWM microsemi project
<uson > 在 2025-06-24 上传 | 大小：3.58mb | 下载：1

[VHDL编程] FM

说明：使用Verilog HDL ，FM调制信号。(Using Verilog, HDL, and FM modulation signals.)
<LCG007 > 在 2025-06-24 上传 | 大小：1kb | 下载：1

[VHDL编程] VIVADO 从此开始-2017.1-265_14090262

说明：VIVADO 从此开始,详细讲解了vivado,FPGA开发工具的使用，对于初学者学习VIVADO工具很有用。(VIVADO from now on, explained in detail the use of vivado, FPGA development tools, for beginners to learn VIVADO tools very useful.)
<01121100 > 在 2025-06-24 上传 | 大小：32.91mb | 下载：1

[VHDL编程] the example of FPGA principle and application

说明：该文件为特权同学FPGA开发板打造的同步练习，里面有详细的例程和操作步骤。(The document for the privileged students FPGA development board to create synchronized exercises, which have detailed routines and steps.)
<derit > 在 2025-06-24 上传 | 大小：295kb | 下载：1

[VHDL编程] help_lib

说明：1.JESD204B协议 2.Xilinx的JESD204B phy 核手册 3.Xilinx的JESD204B rx_tx 核手册7.1 4.Xilinx的JESD204B rx_tx 核手册7.2 5.verilog实现串口发送(1.JESD204B protocol 2.Xilinx JESD204B PHY core manual 3.Xilinx JESD204B rx_tx core manual 7.1 4.Xilinx JESD204B rx_tx core man
<Nanke42 > 在 2025-06-24 上传 | 大小：6.69mb | 下载：1

[VHDL编程] SMG

说明：实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
<Yukioooo > 在 2025-06-24 上传 | 大小：3kb | 下载：1

[VHDL编程] rdf0028

说明：Multiboot on Xilinx SP605
<aguilarjp > 在 2025-06-24 上传 | 大小：906kb | 下载：1

[VHDL编程] FFT_Module

说明：接收机数字部分FFT模块的代码 包括verilog代码、 matlab仿真、 word文档 testbench 实现FFT(The code of the digital part FFT module of the receiver Including Verilog, matlab simulation, testbench Implementation of FFT)
<nokkk > 在 2025-06-24 上传 | 大小：5.72mb | 下载：1

[VHDL编程] Orthogonization_Module

说明：接收机数字部分正交混频模块‘ 包括verilog代码 matlab仿真 word文档 testbench代码(Receiver digital part orthogonal frequency mixing module ' Including Verilog code Matlab simulation Testbench code)
<nokkk > 在 2025-06-24 上传 | 大小：1.71mb | 下载：1

[VHDL编程] CIC_Filter_Module

说明：数字接收机cic抽取模块 抽取倍数可以选择 包括verilog代码 word文档 matlab仿真 testbench代码(CIC decimation module of digital receiver Extraction multiple can be selected Including Verilog code Word document Matlab simulation Testbench code)
<nokkk > 在 2025-06-24 上传 | 大小：2.87mb | 下载：1

[VHDL编程] liushuideng

说明：Cyclone V开发实验板实现FPGA的8位流水灯(Cyclone V development of experimental board to realize 8 bit flow lamp of FPGA)
<wwda > 在 2025-06-24 上传 | 大小：4.18mb | 下载：1