资源列表

« 1 2 ... .92 .93 .94 .95 .96 4297.98 .99 .00 .01 .02 ... 4310 »

[VHDL编程电子琴

说明:一个基于FPGA的电子琴设计,采用Verilog语言(A design of electronic organ based on FPGA, using Verilog language)
<swust_fpy> 在 2025-06-20 上传 | 大小:5.49mb | 下载:1

[VHDL编程WM8731

说明:通过 fpga 控制音频编解码芯片 wm8731 产生一个 1khz 的正弦波,接上 AC620 板上的耳机接口,试听此正弦波。(注意,声音比较大,如果为了保险,可以使用 带音量控制的音响,也可以用示波器观察)。(The audio codec chip wm8731 is controlled by FPGA to produce a 1 kHz sinusoidal wave connected with AC620 Listen to this sinusoidal wave wit
<风断了想念> 在 2025-06-20 上传 | 大小:5.23mb | 下载:1

[VHDL编程tx

说明:一个用verilog实现的HDMI发送器,已在XILINX的7系列FPGA上验证(A HDMI transmitter implemented by Verilog has been verified on XILINX's 7-series FPGA)
<jingjing6513> 在 2025-06-20 上传 | 大小:8kb | 下载:1

[VHDL编程to cameralink

说明:xilinx spartan6系列FPGA,cameralink实现模块(xilinx spartan6 serial FPGA,cameralink module)
<lisa25271> 在 2025-06-20 上传 | 大小:4kb | 下载:1

[VHDL编程5_fir_tran

说明:经典的verilog语言实现转置型FIR滤波器的代码(Code of Inverted FIR Filter Implemented by Classical Verilog Language)
<ThBryan> 在 2019-03-19 上传 | 大小:260kb | 下载:1

[VHDL编程08_1_hdmi_output_test

说明:基于fpga的hdmi彩条输出实验 , 彩条生成模块加上hdmi编码器,输出TMDS信号接到显示器即可看到彩条。 可以调整输出分辨率(HDMI color bar output experiment based on FPGA The color bar generation module and the HDMI encoder can output the TMDS signal to the display and see the color bar. Adjustable output
<黑鱼秋水> 在 2019-03-25 上传 | 大小:1.51mb | 下载:1

[VHDL编程基于basys3的推箱子游戏

说明:基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
<Miura> 在 2025-06-20 上传 | 大小:595kb | 下载:1

[VHDL编程VERILOG

说明:基础的几个verilog代码实现,讲到case和task的使用。(basic verilog,use case and task ,very usual, i want some help to achieve the design of delta and sigma fractional_n divider.)
<sana00> 在 2025-06-20 上传 | 大小:86kb | 下载:1

[VHDL编程Cortex-M1

说明:Verilog Cortex-M1 source code
<Dilogic> 在 2025-06-20 上传 | 大小:5.12mb | 下载:1

[VHDL编程ADC9481

说明:利用FPGA对AD9481进行采样,亲测有用(Sampling ad9481 with FPGA)
<山粉小圆子> 在 2025-06-20 上传 | 大小:32kb | 下载:1

[VHDL编程异步FIFO

说明:纯Verilog实现的异步FIFO,分为读写控制模块,SRAM CORE,同步等几个模块,内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)
<wt2110> 在 2025-06-20 上传 | 大小:2kb | 下载:1

[VHDL编程h264_video_decoder

说明:h264 video decoder h264 video decoder
<perst@sadsa.com> 在 2022-07-23 上传 | 大小:12.09mb | 下载:1
« 1 2 ... .92 .93 .94 .95 .96 4297.98 .99 .00 .01 .02 ... 4310 »

源码中国 www.ymcn.org