资源列表

« 1 2 ... .92 .93 .94 .95 .96 4297.98 .99 .00 .01 .02 ... 4310 »

[VHDL编程比较器1

说明:实现两个数字的比较大小,包括顶层文件和源文件以及测试文件。(To achieve the size of the two figures.)
<小二 > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程div

说明:运用verilog语言实现将频率分为二倍的作用。(two divided-frequency)
<allbest > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程add_1p

说明:用于FPGA的加法器实现程序,采用Verilog语言编写(Adder implementation program for FPGA)
<cxtisme > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程add_2p

说明:用于FPGA的加法器实现程序,采用Verilog语言编写,使用了两级流水线方法(Adder implementation program for FPGA)
<cxtisme > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程add_3p

说明:用于FPGA的加法器实现程序,采用Verilog语言编写,使用三级流水线方法(Adder implementation program for FPGA)
<cxtisme > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程shumaguan

说明:用于数字码与扫描显示数码的解算 可修改运算过程来适配所需要的输入数据格式(It can be used to modify the operation process of digital code and scanning digital display to adapt the input data format)
<1.8cm > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程sfifo

说明:fifo 控制器,也是转载的,主要是为了积分(A fifo controller verilog descr iption.)
<123yyy > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程n-bit adder

说明:n-bit optimized adder using VHDL
<mohAdel9 > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程ANUPimage2coe

说明:image to coe converter
<LEON2333 > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程ADC_16bit

说明:adc 16b thi no la nhu vay do
<tailuong > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程vivado_license_2016.4

说明:vivado 2016.4 license
<wowoqiang > 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程fpga_mcu

说明:fpga_mcu,FPGA与单片机通信接口程序(Fpga_mcu, FPGA and MCU communication interface program)
<孤峰问天 > 在 2025-06-15 上传 | 大小:1kb | 下载:0
« 1 2 ... .92 .93 .94 .95 .96 4297.98 .99 .00 .01 .02 ... 4310 »

源码中国 www.ymcn.org