资源列表
[VHDL编程] EtherCAT_IPCore_Xilinl
说明:EtherCAT从站控制器芯片ET1817及其IP_Core应用-EtherCAT Slave Controller IP Core for Xilinx FPGAs<wanwei> 在 2025-06-15 上传 | 大小:3.06mb | 下载:3
[VHDL编程] DW_apb_wdt
说明:verilog实现watch dog,可直接用于芯片开发中。-erilog realization watchdog, can be directly used for chip development.<刘精轶> 在 2025-06-15 上传 | 大小:1.72mb | 下载:3
[VHDL编程] FPGA设计实战演练 高级技巧篇
说明:FPGA设计实战演练——高级技巧篇,很有用的参考书籍(Programming books on the FPGA)<紫帝 > 在 2025-06-15 上传 | 大小:85.38mb | 下载:3
[VHDL编程] ip核
说明:购买的beckoff公司的ip核,提供了详细的datasheet以及协议说明,附上调用ip核的文件,采用verilog编写,平台可以在ISE里自己设置(Buy the beckoff company's ip kernel, provides a detailed datasheet and protocol descr iption, attached to the ip kernel file, using verilog prepared, the platform can be set<cy白菜 > 在 2025-06-15 上传 | 大小:4.47mb | 下载:3
[VHDL编程] PDM2PCM.srcs
说明:use verilog to trans PDM to PCM signal,use vivado<hcccc1117> 在 2025-06-15 上传 | 大小:6.9mb | 下载:3
[VHDL编程] 0-999随机数
说明:1. 设计并实现一个随机数生成电路,每2秒随机生 成一个0~999之间的数字,并在数码管上显示 生成的随机数。 2. 为系统设置一个复位键,复位后数码管显示 “000”,2秒后再开始每2秒生成并显示随机 数,要求使用按键复位。(1. Design and implement a random number generating circuit, which generates randomly every 2 seconds Form a number between 0 and 999 an<Minbadly> 在 2020-06-09 上传 | 大小:4.53mb | 下载:3