资源列表

按时间排序 按下载排序 按大小排序

排序选择：

« 1 2 ... .03 .04 .05 .06 .07 4308.09 .10 »

[VHDL编程] VHDL语言的UART串行接口芯片程序

说明：VHDL语言的UART串行接口芯片程序
<redskier> 在 2009-07-09 上传 | 大小：16.72kb | 下载：1

[VHDL编程] DDS_信号源

说明：dds 精确步进100HZ.拨码开关选择FSK,FM等功能.最高频率25M,DA芯片9760.VHDL编写
<wuyunzheng> 在 2009-08-20 上传 | 大小：5.08mb | 下载：0

[VHDL编程] VHDL实用电路模块设计

说明：有详细介绍
<wsysm525@sina.com> 在 2009-08-22 上传 | 大小：1.5mb | 下载：0

[VHDL编程] FFT VHDL

说明：VHDL实现FFT测试文件
<l6xueming@126.com> 在 2009-09-02 上传 | 大小：27.44kb | 下载：0

[VHDL编程] Verilog教材(夏宇聞)

说明：
<lmh870401> 在 2009-09-05 上传 | 大小：1.25mb | 下载：0

[VHDL编程] vhdl的16位cpi

说明：
<liuyang2001_2001@163.com> 在 2009-09-07 上传 | 大小：3.07mb | 下载：7

[VHDL编程] VGA DE2

说明：DE2 VGA
<pppccc> 在 2009-09-20 上传 | 大小：43.86kb | 下载：0

[VHDL编程] EDA反应时间代码

说明：
<28254969@qq.com> 在 2009-10-12 上传 | 大小：81.5kb | 下载：0

[VHDL编程] 经典设计

说明：一些VHDL的经典设计，很有帮助~
<azsx8452@sina.com> 在 2009-10-13 上传 | 大小：43.13kb | 下载：0

[VHDL编程] 异步FIFO的VERILOG实现（格雷码）

说明：使用格雷码实现异步FIFO
<fan_tiger@163.com> 在 2009-10-29 上传 | 大小：151.21kb | 下载：1

[VHDL编程] 基于VHDL 的数字时钟

说明：用VHDL实现时钟的显示，包括七段数码管和lcd1602字符液晶，可以显示十分秒，年月日
<minmindianzi> 在 2009-11-15 上传 | 大小：336.94kb | 下载：0

[VHDL编程] FPGA读写控制sram

说明：拨码开关控制读写，按键控制地址加，读出数据由数码管显示，直观展现了程序是否正确。
<swordjoe> 在 2009-11-18 上传 | 大小：1.25kb | 下载：0
« 1 2 ... .03 .04 .05 .06 .07 4308.09 .10 »

源码中国 www.ymcn.org