[VHDL编程] ethernet.tar

说明：VHDL MAC wishbone VHDL MAC wishbone-VHDL MACVHDL MAC wishbone VHDL MAC wishbone
<w7612> 在 2025-06-18 上传 | 大小：915kb | 下载：0

[VHDL编程] I2C

说明：I2C core code in Hardware descrption language so as enable a cpld/fpga to be programmed for specific customized applications of our requirment & make the pcb work to meet the application requirements.
<prashant> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] vme_cs20lw_24a

说明：VMEbus slave architecture source code Can be implemented on the slave board of a chasis as slave controller-VMEbus slave architecture source code Can be implemented on the slave board of a chasis as slave controller
<prashant> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sincos

说明：Frequency sythesizer sorce code in VHDL
<prashant> 在 2025-06-18 上传 | 大小：6kb | 下载：0

[VHDL编程] TVFD_filter

说明：TVFD filter source code in VHDL TESTED
<prashant> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] sram

说明：SRAM implementation source code in VHDL
<prashant> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] FSKPSK

说明：FSK/PSK调制发生器，可产生正弦波。。里面是所有的源文件，经本人调试可以用-FSK/PSK modulation generator can produce sine wave. . There are all of the source file, after debugging I can use
<阳> 在 2025-06-18 上传 | 大小：27kb | 下载：0

[VHDL编程] voicetongxindianlu

说明：语音通信电路完整的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-Voice communications circuit design procedures. Inside are all the source files have been tested, I can use, rest assured that you download
<阳> 在 2025-06-18 上传 | 大小：54kb | 下载：0

[VHDL编程] USBandFPGAjiekou

说明：USB与FPGA接口的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-USB interface with the FPGA programming. Inside are all the source files have been tested, I can use, rest assured that you download
<阳> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] fastpicturesystem

说明：高速图像采集系统完整的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-High-speed image acquisition system complete the design process. Inside are all the source files have been tested, I can use, rest assured that you download
<阳> 在 2025-06-18 上传 | 大小：5kb | 下载：0

[VHDL编程] single_clock_divider

说明：单周期除法器，速度快，满足频率要求，使得单周期内得到除数-Single-cycle divider speed, to meet the frequency requirements
<miss zhang> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] dividers

说明：verilog格式的除法器，试过了，很好用，再也不要为触发器发愁了-Verilog format divider, tried, very good, and no longer for the flip-flop not to worry about the
<miss zhang> 在 2025-06-18 上传 | 大小：10kb | 下载：0