资源列表

« 1 2 ... .12 .13 .14 .15 .16 617.18 .19 .20 .21 .22 ... 4310 »

[VHDL编程LCD-VHDL

说明:LCD的控制程序,采用硬件描述语言VHDL编写,里面还有仿真结果,是不可多得的学习材料-LCD control procedure for the preparation of the hardware descr iption language VHDL, along with simulation results, the learning materials are hard to come by
<chenqin> 在 2025-06-18 上传 | 大小:4kb | 下载:0

[VHDL编程SPI

说明:Verilog SPI 源码(来自网络)-Verilog SPI
<lanbow> 在 2025-06-18 上传 | 大小:48kb | 下载:0

[VHDL编程lcd

说明:exemple vhdl couter to lcd
<JODY36D> 在 2025-06-18 上传 | 大小:2kb | 下载:0

[VHDL编程System09_latest[1].tar

说明:This SOC system 09. Source code. very use fulcode for SOC beginners-This is SOC system 09. Source code. very use fulcode for SOC beginners
<tipparaj> 在 2025-06-18 上传 | 大小:2.94mb | 下载:0

[VHDL编程rd1007_vhdl

说明:标准sdram控制器, 很容易改写后应用-standard sdram controllor, easy to reuse
<刘水> 在 2025-06-18 上传 | 大小:177kb | 下载:0

[VHDL编程eight_decimal

说明:用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习-VERILOG written with eight decimal Notes Cymometer help rookie learning very clear
<wujun> 在 2025-06-18 上传 | 大小:3kb | 下载:0

[VHDL编程parallel_to_serial

说明:一个并行转串行的verilog源程序,可以讲12位并行数据转换为一个串行数据-A parallel to serial verilog source code you can transfer your parallel data to serial data.you have 12bits parallel data then you will have a serial data
<梅博> 在 2025-06-18 上传 | 大小:150kb | 下载:0

[VHDL编程ddsphase

说明:低频数字相位测量仪仿真的软件部分,是由VHDL语言设计-Low-frequency digital phase-measuring instrument simulation software is designed by VHDL language
<张文> 在 2025-06-18 上传 | 大小:6kb | 下载:0

[VHDL编程VerilogfoFPGAbasedSDRAMController

说明:使用Verilog实现基于FPGA的SDRAM控制器-The use of Verilog for FPGA-based SDRAM Controller
<he> 在 2025-06-18 上传 | 大小:1.6mb | 下载:0

[VHDL编程TUT1_BASIC1_7C5TP

说明:FPGA的89S51IP核,可以用FPGA实现51,省去了很多的麻烦-FPGA-89S51IP core
<邱柳钦> 在 2025-06-18 上传 | 大小:88kb | 下载:0

[VHDL编程fifo

说明:用VHDL语言写的FIFO代码,可设FIFO的深度-VHDL language with code written in FIFO, FIFO depth can be set up
<wd> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程A_bit_serial_data_transmitter

说明:比特序列传送模块 把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述-• To create Verilog-HDL modules written in the RTL style appropriate for both simulation and synthesis, for the various component parts of an Asynchronous Serial Data Transmitter. • To verify th
<吴德昊> 在 2025-06-18 上传 | 大小:2kb | 下载:0
« 1 2 ... .12 .13 .14 .15 .16 617.18 .19 .20 .21 .22 ... 4310 »

源码中国 www.ymcn.org