[VHDL编程] irda_ALTERA

说明：在FPGA上开发红外传输接口，采用verilog编程。-In the FPGA on the development of infrared transmission interface using verilog programming.
<田文军> 在 2025-06-18 上传 | 大小：158kb | 下载：0

[VHDL编程] booth

说明：基于verilog的booth算法的乘法器-Based on the booth algorithm verilog multiplier
<gyj> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠. -UART is a wi
<徐明宝> 在 2025-06-18 上传 | 大小：38kb | 下载：0

[VHDL编程] jishuqi

说明：使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能 -Use VHDL language scaler functions……Use VHDL language scaler functions
<潘燕萍> 在 2025-06-18 上传 | 大小：85kb | 下载：0

[VHDL编程] adder

说明：采用加法树流水线乘法构造八位乘法器，并分析设计的性能和结果在时钟节拍上落后的影响因素。 -Multiplication using adder tree structure line 8 multiplier, the design and analysis of the results of the performance and beat the clock on the impact of the factors behind.
<张炳良> 在 2025-06-18 上传 | 大小：1.18mb | 下载：0

[VHDL编程] multier

说明：利用图元实现层次化设计,编程完成数字序列的乘积求和-The realization of the use of pixel-level design, programming to complete the product sum of the number of sequences
<张炳良> 在 2025-06-18 上传 | 大小：468kb | 下载：0

[VHDL编程] brentkung_32

说明：32 bit brentkung adder tr-32 bit brentkung adder tree
<suha> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] koggestone_32

说明：koggee stone 32 bit adder
<suha> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] CSLA_32

说明：32bit carry select adder
<suha> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mp

说明：this the vhdl code of arithmetic and logic unit of 16 bit microprocessor.-this is the vhdl code of arithmetic and logic unit of 16 bit microprocessor.
<Anshul> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] hadder

说明：这是一个8位全加器，利用vhdl完成了电路的构成，-this is a 8 bit adder,
<朱金涛> 在 2025-06-18 上传 | 大小：155kb | 下载：0

[VHDL编程] A01

说明：利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下载线源代码及线路图。可用来烧录Xilinx,Lattice,Altera等厂家的CPLD/FPGA.-Using XC9572-TQFP100 (Xilinx CPLD) produced by multi-CPLD/FPGA download cable ISP in the source code and circuit diagram. Burning can be used to Xilin
<李德明> 在 2025-06-18 上传 | 大小：3.08mb | 下载：0