[VHDL编程] voltage_measure

说明：利用CPLD对输入信号测量幅度，保存数值-The use of CPLD measurement range of the input signal, save value
<帅> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] dig_scan

说明：将AD采样的八位比特转化为十进制数值大小，并用数码管动态显示-The AD sample into the eight-bit decimal numerical size, and dynamic display with digital control
<帅> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] loopdisp

说明：利用CPLD控制六个数码管动态显示所要显示的数值-CPLD to control the use of six LED dynamic display to display the numerical
<帅> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：主要讲述了FPGA设计中的关键语言VHDL的学习-VHDL for FPGA study
<renlei> 在 2025-12-24 上传 | 大小：27kb | 下载：0

[VHDL编程] dianziqin

说明：基于FPGA实现八音电子琴的设计，并附带自动播放功能-The design of realization eight sound electronic organses, and supplementary auto broadcast function
<renyucai> 在 2025-12-24 上传 | 大小：2kb | 下载：0

[VHDL编程] led

说明：此源码可以在EASYFPGA是实现跑马灯程序-led
<yu> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_testbench

说明：opcore.org "uart16550" 项目的testbench-test bench of "uart16550" project
<machenghai> 在 2025-12-24 上传 | 大小：7kb | 下载：0

[VHDL编程] MAC_rd

说明：DM9000A读寄存器模块, verilog HDL-read DM9000A registers ， in verilog HDL
<machenghai> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div

说明：一个时钟分频模块,in verilog hdl-clock division module in verilog hdl
<machenghai> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：VHDL的语言详解,很全,很好很强大 VHDL的语言详解,很全,很好很强大-VHDL
<xbj> 在 2025-12-24 上传 | 大小：830kb | 下载：0

[VHDL编程] verilog

说明：是数字信号处理的FPGA实现中所有程序（书中为VHDL)的verilog代码，很好，很有用-Digital signal processing in the FPGA to achieve all the procedures (the book for VHDL) of the verilog code, very good, very useful
<AndyLee> 在 2025-12-24 上传 | 大小：326kb | 下载：0

[VHDL编程] qam16

说明：OFDM系统中的QAM调制，用verilog语言编写，用于FPGA设计-QAM modulation for OFDM system
<周美红> 在 2025-12-24 上传 | 大小：1kb | 下载：0