[VHDL编程] dengjingdupinglvji

说明：设计一个用等精度测频原理的频率计。 频率测量范围1~9999； 其精度为 ； 用4位带小数点数码管显示其频率； 并且具有超量程、欠量程提示功能； -Such as the design of a precision frequency measurement using the principle of the frequency meter. Frequency measuring range 1 ~ 9999 its accuracy 4 with a dec
<离火> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] TKC7524jiekoudianluchengxu

说明：根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波-TLC7524 output under the control of timing, the use of interface circuit, by changing the output data, the design o
<离火> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlexperiences

说明：计数器、频率计、优先编码器、数码管扫描电路、数据选择器-Counter, frequency meter, priority encoder, digital tube scanning circuits, data selector
<mbstorm> 在 2025-06-09 上传 | 大小：867kb | 下载：0

[VHDL编程] FPGA-LCD

说明：基于FPGA的LCD&VGA控制器设计 字数不够-FPGA-based controller design for LCD & VGA
<may> 在 2025-06-09 上传 | 大小：71kb | 下载：0

[VHDL编程] 7941952NCO_sin

说明：NCO 代码设计 使用VHDL语言-nco
<lucifer> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] key

说明：verilog键盘防抖程序，很有实用性 verilog键盘防抖程序，很有实用性-Reduction procedures verilog keyboard is very practicalReduction procedures verilog keyboard is very practicalReduction procedures verilog keyboard is very practical
<jack> 在 2025-06-09 上传 | 大小：287kb | 下载：0

[VHDL编程] 67506256DDS

说明：基于FPGA 的直接数字频率合成信号发生器(DDS)设计-FPGA-based direct digital synthesizer signal generator (DDS) design. Pdf
<123> 在 2025-06-09 上传 | 大小：2.12mb | 下载：0

[VHDL编程] FPGACycloneIIEP2C5EP2C8pingluji

说明：基FPGA Cyclone II_EP2C5 EP2C8的频率计-epga cycklone
<badgvt> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] vga_colors

说明：在VGA显示器上显示8色竖彩条,使用verilog语言编写，quartusII编译成功-VGA monitor display in 8-color vertical color
<Doolittle> 在 2025-06-09 上传 | 大小：15kb | 下载：0

[VHDL编程] CPU_VHDL

说明：一个TISC的模拟cpu代码，一共有200多行，不过麻雀虽小，却五脏俱全，而且作者对每行代码都做了详细的说明，下面仔细的分析一下。-Simulation of a cpu code TISC, a total of more than 200 lines, but the sparrow is small, it is a fully-equipped, and lines of code for each author has done a detailed analysis of the f
<xionghao> 在 2025-06-09 上传 | 大小：32kb | 下载：0

[VHDL编程] register

说明：it is source code of 32 bit register and testbench for tht register written in verilog.
<bhaskar> 在 2025-06-09 上传 | 大小：13kb | 下载：0

[VHDL编程] anjian

说明：最基本的vhdl程序，能实现一小时的计时，且加入按键功能-Vhdl basic procedures, to achieve a one-hour time, and by adding key features
<jayi> 在 2025-06-09 上传 | 大小：305kb | 下载：0