[VHDL编程] second

说明：基于FPGA的秒表设计 基于FPGA的秒表设计-FPGA-based FPGA design is based on the stopwatch stopwatch stopwatch design FPGA-based design
<shmyg> 在 2025-06-09 上传 | 大小：467kb | 下载：0

[VHDL编程] crc_16

说明：基于FPGA的1CRC_16校验 基于FPGA的1CRC_16校验-FPGA-based FPGA-based 1CRC_16 check 1CRC_16 check FPGA-based validation 1CRC_16
<shmyg> 在 2025-06-09 上传 | 大小：237kb | 下载：0

[VHDL编程] ppm

说明：ppm编码，本程序为编码的硬件语言的实现，包含测试文件，同时编译便可出结果-ppm coding procedures for the encoding of the language of the hardware implementation, including test papers, the results will be compiled at the same time
<lu xin > 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] groundmotionsignalacquisitionandprocessingsystem.r

说明：基于FPGA与PC机的地震动信号采集与处理系统的研究与实现-FPGA and PC-based machine ground motion signal acquisition and processing system research and implementation
<wlf> 在 2025-06-09 上传 | 大小：3.51mb | 下载：0

[VHDL编程] clk_div.vhd

说明：实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。-Implementation of the clock signal frequency technology, the program easy to understand, for the beginner who VHDL, provides a good approach.
<王宇坤> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：PWM控制就是产生一定周期，占空比不同的方波信号，当占空比较大时，电机转速较高，否则电机转速较低。当采用FPGA产生PWM波形时，只需FPGA内部资源就可以实现，数字比较器的一端接设定值输出，另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平，当计数器大于设定值时输出高电平，这样就可通过改变设定值，产生占空比不同的方波信号，从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成，如图1所示：  FPGA中PWM脉宽调制信号产生电路； &
<袁玉佳> 在 2025-06-09 上传 | 大小：37kb | 下载：0

[VHDL编程] pinlvji

说明： 用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位寄存器。 -With four decimal counter input clock signal to the user to count, count one
<袁玉佳> 在 2025-06-09 上传 | 大小：10.34mb | 下载：0

[VHDL编程] jiaotongdeng

说明： 用VHDL做的交通灯设计-VHDL to do with the design of the traffic lights
<dengchao> 在 2025-06-09 上传 | 大小：194kb | 下载：0

[VHDL编程] DataSort

说明：FPGA内，通过Verilog语言，实现冒泡法数据排序。仅供参考！-FPGA, through the Verilog language, implementation data bubble sort method. For reference purposes only!
<weishiji> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] d3dx9_27

说明：用vhdl语言实现的乒乓球比赛系统.有计分，裁判，发球等功能。-tabel.vhdl
<王英超> 在 2025-06-09 上传 | 大小：2.19mb | 下载：0

[VHDL编程] fq_div

说明：一种实现任意整数分频的ＶＨＤＬ源代码，已经经过调试-Achieve an arbitrary integer divider of the VHDL source code, has been testing
<王双> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] uartfifo

说明：FPGA串口代码实现，带串口模块控制程序-Realization of UART in FPGA, with UART module control codes.
<杨文斌> 在 2025-06-09 上传 | 大小：552kb | 下载：0