[VHDL编程] FPGA_DDR_SDRAMverilog

说明：基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。-Xilinx FPGA-based DDRSDRAM the control of the Verilog code, the use of the FPGA for the Virtex-4, to achieve a simple DDRSDRAM control (on a series of addresses to wr
<姜琰俊> 在 2025-06-09 上传 | 大小：466kb | 下载：0

[VHDL编程] vhdlCompetition

说明：用VHDL设计四人抢答器,vhdl学习的基础，很好用-vhdl competition
<吴小平> 在 2025-06-09 上传 | 大小：378kb | 下载：0

[VHDL编程] addDisplay

说明：四人抢答器，用quartus编译过的，vhdl语言，说明详细，欢迎各位下载，-add display led
<吴小平> 在 2025-06-09 上传 | 大小：323kb | 下载：0

[VHDL编程] voter

说明：用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真 -Design using VHDL language VHDL three new voting system for the design document and save it to check the compiler waveform simulation
<米石> 在 2025-06-09 上传 | 大小：33kb | 下载：0

[VHDL编程] counter

说明：利用EDA工具MAX-PlusII的VDHL输入法，输入VHDL程序，实现2位计数器，在七段译码器上以十进制显示：0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器；建立相应仿真波形文件，并进行波形仿真；分析设计电路的正确性。-The use of EDA tools VDHL of the MAX-PlusII input method, enter the VHDL program, the realization of two counters, in t
<米石> 在 2025-06-09 上传 | 大小：90kb | 下载：0

[VHDL编程] p2s

说明：并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）-And series converter: the input signal in parallel to serial output, where attention should be paid to the need to carry out first clock frequency, low-frequency signals received b
<米石> 在 2025-06-09 上传 | 大小：125kb | 下载：0

[VHDL编程] mul4

说明：分析二进制乘法中计算步骤（多少次加法，何时进行），实现一个有限状态机，执行乘法运算。-Analysis of binary multiplication in the calculation of step (adding the number of times, when it will be), the realization of a finite state machine, the implementation of multiplication.
<米石> 在 2025-06-09 上传 | 大小：204kb | 下载：0

[VHDL编程] BCHencodeanddecode

说明：bch 编码和译码，用硬件语言vhdl实现-bch edcode and decoder
<唐娇> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] SDCard_Controller

说明：SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口，方便与其他IP连接使用。 -SD Card Controller IP. Compatible with SD Card Agreement 2.0. With the wishbone bus interface to facilitate the use of other IP connections.
<xiafei> 在 2025-06-09 上传 | 大小：24kb | 下载：0

[VHDL编程] dianzishejishili

说明：电子系统设计实例 设计语言VHDL 实验仪器 杭州康芯gw48eda 开发系统-Examples of electronic system design languages VHDL core experimental apparatus gw48eda Hangzhou Culture Development System
<familymxk> 在 2025-06-09 上传 | 大小：3.59mb | 下载：0

[VHDL编程] VHDL

说明：vhdl语言详解，入门必看。建议初学者仔细阅读-no
<xxl> 在 2025-06-09 上传 | 大小：833kb | 下载：0

[VHDL编程] EP1C3_12_5_RSV

说明：基于ＦＰＧＡ的数字存储示波器，用ＶＨＤＬ实现的，压缩包里是Quartus工程。AD采样送进FPGA，存入SRAM后用DA在普通示波器上可以显示。-FPGA-based digital storage oscilloscope, using VHDL achieved compression is Quartus project bag. AD sample into FPGA, after SRAM into DA in ordinary oscilloscope can display.
<deadtomb> 在 2025-06-09 上传 | 大小：60kb | 下载：0