[VHDL编程] 4bitMultiplier

说明：4 bit multiplier implemented with behavioral VHDL code. in addition a visio shceme is attached along with a jpg copy for thoese fho dont have visio.
<avi> 在 2025-06-22 上传 | 大小：133kb | 下载：0

[VHDL编程] Ripple_Counter

说明：Ripple carry counter with 4 bit resolution implemented in behavioral VHDL. attaches as well is a jpg with the logic gates bock diagram. this is an asinchronous design.
<avi> 在 2025-06-22 上传 | 大小：12kb | 下载：0

[VHDL编程] Ripple_Carry_counter

说明：Ripple Carry Counter. the synchronous version of Ripple Counter. a bit less fasr version the ripple counter but a synchronmous one that will work well on FPGA. wrriten in behavioral VHDL.
<avi> 在 2025-06-22 上传 | 大小：20kb | 下载：0

[VHDL编程] shuzitongxinxitongjianmo02

说明：基于CPLD_FPGA的数字通信系统建模与设计，本学习资料共分为4个部分，此为第一部分，供对数字通信系统建模和设计有兴趣的朋友学习参考。-CPLD_FPGA based on the digital communication system modeling and design, the learning materials is divided into four parts, this is the first part of the digital communication syste
<wangjianan> 在 2025-06-22 上传 | 大小：929kb | 下载：0

[VHDL编程] telephone

说明：实现长途电话，市话的计时，还有免费电话 在verilog中用状态机实现-The achievement of long-distance calls, the city of the time, then, there are toll-free number in verilog state machine used to achieve
<邱波> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] shuzitongxinxitongjianmo04

说明：基于CPLD_FPGA的数字通信系统建模与设计，本学习资料共分为4个部分，此为第四部分，供对数字通信系统建模和设计有兴趣的朋友学习参考。-CPLD_FPGA based on the digital communication system modeling and design, the learning materials is divided into four parts, this is the fourth part of the digital communication syst
<wangjianan> 在 2025-06-22 上传 | 大小：1.58mb | 下载：0

[VHDL编程] HD_6409_file

说明：HD6409 编解码的fpga实现。 本例采用alter的芯片 ，成功实现HD6409的功能。 -HD6409 codec to achieve the fpga. In this case ，i use the the chip of alter , the verilog functions can implementate the function of HD6409.
<fu> 在 2025-06-22 上传 | 大小：566kb | 下载：0

[VHDL编程] i8051

说明：vhdl code for 8051 microcontroller
<Muftah> 在 2025-06-22 上传 | 大小：20kb | 下载：0

[VHDL编程] Multiplexre_Examples

说明：vhdl codes for representing multiplexer using diffrent methods
<Muftah> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] RAM_Examples

说明：Verilog hdl code for representing ram and rom "memory" using many methods
<Muftah> 在 2025-06-22 上传 | 大小：5kb | 下载：0

[VHDL编程] vhdl

说明：循环码编译码程序，用c语言编程的 该for 循环计算码组的后3 个码元-Cyclic code encoding and decoding procedures, with c language programming cycle of the calculation of the code group for the three yards after the yuan
<小小> 在 2025-06-22 上传 | 大小：13kb | 下载：0

[VHDL编程] cf_ldpc

说明：ldpc码编码、译码设计，使用vhdl语言编写，包括c语言写的测试代码-ldpc code encoding, decoding design, vhdl language use, including testing c language code
<jinghai> 在 2025-06-22 上传 | 大小：64kb | 下载：0