[VHDL编程] VHDL-ram_fifo

说明：VHDL的ram和fifo model code 包含众多的厂家-VHDL the ram and fifo model code contains a large number of manufacturers
<SL> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] VerilogfoFPGAbasedSDRAMController

说明：使用Verilog实现基于FPGA的SDRAM控制器-The use of Verilog for FPGA-based SDRAM Controller
<he> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] HDLcodingstyle

说明：verilog HDL 代码综合风格，非常适合初学者-verilog HDL code integrated style, very suitable for beginners
<许伟> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] Verilog-DRAM

说明：fpga(veriloh hdl)编写的SDRAM程序说明 -fpga(veriloh hdl)SDRAM
<SHIGANG> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] verilog

说明：两本非常好的Verilog入门学习资料，Verilog程序设计135例，Verilog经典教程，通过学习此教程，可基本掌握Verilog。-Two very good entry-learning materials Verilog, Verilog programming 135 cases, Verilog classic tutorial, by learning this tutorial, you can master the basic Verilog.
<> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] SPI_system

说明：This a SPI for DE_2 board.The file sampling frequency is 20Khz and board frequency used by this 27Mhz.The slaver chip is MCP2302 working under 3.3V.Finally the input analogue voltage for CH0 is between 0V and 3.3V -This is a SPI for DE_2 board.The fi
<wei chenghao> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] main_i2c

说明：the complete i2c core written in vhdl and tested on sparten 6 fpga
<shahzad> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] Oscilloscope

说明：开发板上芯片是cycloneII，利用Verilog HDL语言编写程序，将波形和波形数据显示在2.4寸TFT液晶屏上。在开发板上成功实现。-Development board chip is cycloneII, use of Verilog HDL language programming, the waveform and waveform data is shown in 2.4-inch TFT LCD screen. Successful implementation of the
<zdd > 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] xilinx_flash

说明：xilinx flash 开发，实测可用-xilinx flash development, available
<peisongwei> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] xapp592

说明：sdi的发送和接收程序，使用XILINX ip核实现-SDI sending and receiving procedures, the use of XILINX nuclear IP
<周占民> 在 2025-07-20 上传 | 大小：1.6mb | 下载：1

[VHDL编程] full_adder_VHDLproject

说明：常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，本文件是全加器模块 1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.计算机运算器（S6）实现运算器相关功能-VHDL modules
<xiaobei> 在 2025-07-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] character_string

说明：通过扫描实现LED中汉字显示，硬件外联的简单实现(The realization of Chinese character display in LED by scanning)
<咖啡黑丶 > 在 2025-07-20 上传 | 大小：1.6mb | 下载：0