[VHDL编程] Ram_interface

说明：VHDL Ram interface which devaloped for 256K ram -VHDL Ram interface which devaloped for 256K ram
<Yehonatan> 在 2025-12-23 上传 | 大小：34kb | 下载：0

[VHDL编程] VHDLcodes

说明：给大家分享下一些VHDL的VGA小程序，大家共同学习，如有不足，请指出，便于共同提高。-To share with you some of the VGA small VHDL program, we learn, is insufficient, please point out that to facilitate common.
<郭德全> 在 2025-12-23 上传 | 大小：4.88mb | 下载：0

[VHDL编程] CRC

说明：关于通信系统中循环差错检测的vhdl仿真程序，内容十分完整-Communication systems on the circle of error detection of vhdl simulation program, very complete
<fengyun> 在 2025-12-23 上传 | 大小：220kb | 下载：0

[VHDL编程] elevator

说明：这是一个小课程设计，关于电梯控制的vhdl仿真程序，内容十分完整-This is a small curriculum design, on the elevator control of vhdl simulation program, very complete
<fengyun> 在 2025-12-23 上传 | 大小：279kb | 下载：0

[VHDL编程] wave_generator

说明：这是一个关于信号发生器的vhdl仿真程序，内容十分完整-This is a signal generator on the vhdl simulation program, very complete
<fengyun> 在 2025-12-23 上传 | 大小：295kb | 下载：0

[VHDL编程] suanfa

说明：算法硬件实现，学习的好资料，来自北航夏宇闻老师，VERILOG。-Algorithm for hardware implementation, learning good information, hear from teachers BUAA Xia, VERILOG.
<LX> 在 2025-12-23 上传 | 大小：190kb | 下载：0

[VHDL编程] THS1206

说明：FPGA来实现数据采集，AD采用TI公司的THS1206，高速并行AD，内含16字FIFO，降低硬件复杂度。-FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.
<LX> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] tlc549

说明：数字电压表的实现，VHDL语言实现，AD采用TLC549，通过学习，了解AD采集过程-The realization of digital voltage meter, VHDL language, AD using TLC549, by learning to understand the acquisition process AD
<LX> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] dac

说明：0～5伏可调数字电压源，以5伏为基准电压，数码管显示当前电压值，使用VHDL语言实现，程序都加了注释，方便阅读。 -0 ~ 5 V digital voltage source adjustable to 5 V for the voltage reference, digital tube displays the current voltage value, the use of VHDL language, the program notes are added to facilita
<LX> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] eff1

说明：利用Verilog实现的跑马灯，从护栏管的一端循环到另一端。其他类似此类的循环语句基本一样。-Marquee achieved using Verilog, from one end of tube to the other end of the cycle. Other similar expressions of such basic, like the cycle.
<Chao> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] FPQ

说明：基于FPGA的数控分频器，可以吧一个时钟信号分成不同频率的时钟信号。-FPGA-based digital frequency divider, a clock signal can now be divided into different frequency clock signals.
<静> 在 2025-12-23 上传 | 大小：3kb | 下载：0

[VHDL编程] sin

说明：基于FPGA的正弦波发生器，可以产生不同频率的正弦波。-FPGA-based sine wave generator, can produce different frequency sine wave.
<静> 在 2025-12-23 上传 | 大小：595kb | 下载：0