资源列表

« 1 2 ... .81 .82 .83 .84 .85 786.87 .88 .89 .90 .91 ... 4310 »

[VHDL编程led

说明:与串口通讯控制led(使用VHDL硬件描述语言,通过Altera QuartusII 开发)-Serial control and communications led (the use of VHDL hardware descr iption language, through the development of Altera QuartusII)
<刘磊> 在 2025-06-24 上传 | 大小:84kb | 下载:0

[VHDL编程VGA_640480VGA

说明:640480VGA 控制器 (使用VHDL硬件描述语言,通过Altera QuartusII 开发)-640480VGA controller (using VHDL hardware descr iption language, through the development of Altera QuartusII)
<刘磊> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程USB

说明:USB的VHDL实现源码(使用VHDL硬件描述语言,通过Altera QuartusII 开发)-USB to achieve the VHDL source code (using VHDL hardware descr iption language, through the development of Altera QuartusII)
<刘磊> 在 2025-06-24 上传 | 大小:49kb | 下载:0

[VHDL编程mmarm_EDACN

说明:用FPGA实现ARM嵌入式处理器功能的Verilog源码及说明-FPGA with embedded ARM processor to achieve the functional descr iption of Verilog source code and
<赵呈> 在 2025-06-24 上传 | 大小:190kb | 下载:0

[VHDL编程adsx

说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design
<dengxining> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程fast_pll

说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design
<dengxining> 在 2025-06-24 上传 | 大小:3kb | 下载:0

[VHDL编程pfl_d

说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design
<dengxining> 在 2025-06-24 上传 | 大小:3kb | 下载:0

[VHDL编程ad_pll

说明:fpga的pll锁相设计,altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design
<dengxining> 在 2025-06-24 上传 | 大小:3kb | 下载:0

[VHDL编程elecfans.com-FPGA_SOPC

说明:FPGA_SOPC 的例子-Example FPGA_SOPC
<王男> 在 2025-06-24 上传 | 大小:1.44mb | 下载:0

[VHDL编程SRAM_controller

说明:asynchronus SRAM controller
<Vijay Baraiya> 在 2025-06-24 上传 | 大小:7kb | 下载:0

[VHDL编程VerilogHDL

说明:华为公司的VHDL语言内训文档,比较简单明了,适合初学者学习。-Huawei House document of the VHDL language, relatively simple and clear, suitable for beginners to learn.
<fulean> 在 2025-06-24 上传 | 大小:257kb | 下载:0

[VHDL编程shuzizhong

说明:1.计时功能采用24小时方式,显示小时、分钟、秒。 2.采用双键校时法,MODE和SET,前者选择始终模式(包括小时、分、秒校时),后者校时脉冲。 3.结果用6个共阳数码管显示。-1. Time functions the way the 24-hour, show hours, minutes, seconds. 2. The use of double bond at the Law School, MODE and SET, always choose the former mod
<杨志厚> 在 2025-06-24 上传 | 大小:318kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 786.87 .88 .89 .90 .91 ... 4310 »

源码中国 www.ymcn.org