资源列表

« 1 2 ... .47 .48 .49 .50 .51 852.53 .54 .55 .56 .57 ... 4310 »

[VHDL编程altera_mf

说明:高清或标清SDI信号,通过编写的FPGA的Audio程序进行处理。-HD or SD SDI signals, through the development of the FPGA-Audio procedures.
<邢占鹏> 在 2025-06-22 上传 | 大小:9kb | 下载:0

[VHDL编程example1

说明:实现将时钟信号clk十分频的功能,可通过波形仿真来看效果。-To achieve the clock signal clk is the frequency function is available through the waveform simulation to evaluate the effects.
<panda> 在 2025-06-22 上传 | 大小:29kb | 下载:0

[VHDL编程example2

说明:moore状态机程序 一共有四个状况,空闲 idle 等待 ready 信号准备好后进入判决状态 decision 否则继续等待 ready信号;判决状态 decision 中将 oe、we 信号置低,同时根据read_write 判定下一个状态是读状态 read 还是写状态 write;如果 read_write 为‘1’读状态 read,否则写状态write;读状态将oe 置高,we 置低;写状态将 oe 置低,we 置高。-moore state machine processes a
<panda> 在 2025-06-22 上传 | 大小:31kb | 下载:0

[VHDL编程example3

说明:实现一个加/减8进制计数器。其中包括时钟输入、使能信号、加减控制信 号、复位信号、三位输入和一位进位位。-To achieve a plus/minus 8 binary counter. These include the clock input enable signal, addition and subtraction control signals, reset signals, three inputs and a carry bit.
<panda> 在 2025-06-22 上传 | 大小:32kb | 下载:0

[VHDL编程AudioVMix

说明:通过SDI信号的行同步,列同步和场同步,并通过对行和列的像素点进行计数限制来输出处理后的SDI数据-SDI signal through the line of synchronization, the column sync and field sync, and through pairs of rows and columns of pixels counted restrictions to the SDI output of processed data
<邢占鹏> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程example4

说明:完成 8 位拨码开关对用 0~255 的数位显示。拨码开关从1~8 对应个高位到低位,数码管对应显示 0 到 255 的数值。-8-bit DIP switch 0 to 255 with digital display. DIP switch from 1 to 8 corresponds to a high to low, digital tube display corresponding to 0 to 255 values.
<panda> 在 2025-06-22 上传 | 大小:29kb | 下载:0

[VHDL编程example5

说明:用 8 个按键对应 8 个数字显示,初始值为 0。按 key1 到 key8 可以显示 1到8 的数值。-With 8 keys corresponding to eight figures show that the initial value of 0. By key1 to key8 can display 1 to 8 values.
<panda> 在 2025-06-22 上传 | 大小:28kb | 下载:0

[VHDL编程AudioVolCtrl

说明:通过所编写的FPGA程序,对SDI的音频信号最后输出的声音进行控制-Prepared by the FPGA through the procedures, SDI audio signal to control the final output of the voice
<邢占鹏> 在 2025-06-22 上传 | 大小:1kb | 下载:0

[VHDL编程example6

说明:使用 key1 和 key2 来控制数据的加减,通过显示可以看出数据的变化。key1是控制数据加,key2 是控制数据减。可以从 0~9 显示。其中有按键消抖的方法-Key1 and key2 to control the use of the data increases or decreases can be seen by showing the data changes. key1 is to control the data increases, key2 is to control
<panda> 在 2025-06-22 上传 | 大小:27kb | 下载:0

[VHDL编程example7

说明:模拟控制一个十字路口的交通灯,横向路口控制灯为 row1 和 row3;纵向路口控制灯为 row2 和 row4。-Analog control a crossroads of traffic lights, lights for row1 lateral junctions and row3 vertical junctions lights for row2 and row4.
<panda> 在 2025-06-22 上传 | 大小:27kb | 下载:0

[VHDL编程AudioVUFilter

说明:这段程序和以上程序相关,是对最后输出的音频信号进行相关的处理,以上程序很完整-This process and procedure is related to the final output is the associated audio signal processing, the above procedures are complete
<邢占鹏> 在 2025-06-22 上传 | 大小:1kb | 下载:0

[VHDL编程example8

说明:本实验是点阵的汉字滚动程序,显示的一个汉字滚动程序。本例程中的汉字编码在word函数中,编码是一个“王”字。实验结果是汉字从左到右的滚动,其他的方式可以自行编程。 -This experiment is the Chinese character dot matrix rolling process, shows a Chinese rolling process. This routine in the word in the Chinese character coding function
<panda> 在 2025-06-22 上传 | 大小:26kb | 下载:0
« 1 2 ... .47 .48 .49 .50 .51 852.53 .54 .55 .56 .57 ... 4310 »

源码中国 www.ymcn.org