[VHDL编程] DDS

说明：本代码可以用于产生正余弦信号波形，利用FPGA内部的ROM放置一个正余弦采样点的数据表格，通过循环取址的方法，实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA' s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of t
<蔡野锋> 在 2025-12-26 上传 | 大小：473kb | 下载：0

[VHDL编程] pico04_mem_uart

说明：picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze
<江疯逐月> 在 2025-12-26 上传 | 大小：2.91mb | 下载：0

[VHDL编程] PCi_Bridge

说明：Opencore的IP Core，有实际合成过，可以用，大家参考-Opencore of the IP Core, there is a practical synthesis that we could use, we refer to see
<Yan Cheng Shian> 在 2025-12-26 上传 | 大小：205kb | 下载：0

[VHDL编程] FPGATIMEING

说明：TIMING LEARNING -TIMING LEARNING
<acer> 在 2025-12-26 上传 | 大小：730kb | 下载：0

[VHDL编程] LC_txmit

说明：FPGA UART transmit and so on
<赵锋> 在 2025-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] EP2C5sch

说明：
<zqhkd> 在 2025-12-26 上传 | 大小：88kb | 下载：0

[VHDL编程] VHDL-Handbook

说明：VHDL handbook is very nice and suitable guide to HVDL language
<stdominic> 在 2025-12-26 上传 | 大小：1.28mb | 下载：0

[VHDL编程] Verilog_Digital_Design_Synthesis

说明：Verilog HDL A guide to Digital Design and Synthesis Samir Palnitkar SunSoft Press 1996
<stdominic> 在 2025-12-26 上传 | 大小：9.96mb | 下载：0

[VHDL编程] Modelsim

说明：Modelsim简明使用手册，十分适合新手使用-Modelsim concise user manual is very suitable for novice to use
<G> 在 2025-12-26 上传 | 大小：232kb | 下载：0

[VHDL编程] Altera_FIFO

说明：Altera FIFO的多极级联，实现多个FIFO之间的数据传输。-Altera FIFO multi-polar cascading between multiple FIFO data transmission.
<Robert> 在 2025-12-26 上传 | 大小：3kb | 下载：0

[VHDL编程] Taximeter

说明：VHDL出租车计价器，包含所有代码及其仿真结果-VHDL Taximeter that contains all the code and the simulation results
<AndyLee> 在 2025-12-26 上传 | 大小：27kb | 下载：0

[VHDL编程] VHDL_A_Logic_Synthesis_Approach

说明：vhdl programming from beginner level
<mert> 在 2025-12-26 上传 | 大小：12.52mb | 下载：0