[VHDL编程] MatchFilter

说明：VHDL语言实现8路并行输入，8路并行输出，直接序列扩频接收机的高速匹配滤波。 -VHDL language to achieve 8-channel parallel input, 8-channel parallel output, high-speed direct-sequence spread spectrum matched filter receiver.
<袁磊> 在 2025-06-21 上传 | 大小：7.62mb | 下载：0

[VHDL编程] Crack_QII72

说明：QuartusII7.2破解文件注册文件-QuartusII7.2 crack file registration documents
<龙也> 在 2025-06-21 上传 | 大小：329kb | 下载：0

[VHDL编程] csa.tar

说明：opencore ,csa 的vhdl硬件源代码，-opencore, csa of vhdl hardware, source code,
<赵文军> 在 2025-06-21 上传 | 大小：45kb | 下载：0

[VHDL编程] Kbtestbench

说明：VHDL编写的Keyboard control使用ps2 keboard来使fgpa的led上显示键盘的二进制代码，用4个7seg来显示0-9的数字，该程序包含testbench.-ps2 keyboard controller which could enable led on fgpa to show the binary code of each key on ps2 keyboard and another four 7segment will display the number fr
<hongwan> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] E1framerDeframer

说明：e1 fr a mer and defremerr vhdl cods
<rez> 在 2025-06-21 上传 | 大小：44kb | 下载：0

[VHDL编程] How_to_use

说明：verilog使用入门教程详解。非常简单而详细的verilog入门教程，主要介绍如何使用quartus2来编写verilog程序。-Getting Started tutorial verilog Xiang Jie. Very simple and detailed verilog Getting Started tutorial focuses on how to use quartus2 to write verilog program.
<龙也> 在 2025-06-21 上传 | 大小：297kb | 下载：0

[VHDL编程] clock

说明：verilog 实现的跑表程序。可以对这个程序加以修改，可是显现电子钟的设计。设计可以根据需要实现分秒。同时可以改成是LED的跑等程序。功能强大的很！-verilog implementation stopwatch program. This procedure can be modified, but the show clock designs. Design can be according to the need to achieve every second. At the same
<number1> 在 2025-06-21 上传 | 大小：345kb | 下载：0

[VHDL编程] components

说明：quartus的几个IP核（PWM,RAM,I2C）-quartus several IP core (PWM, RAM, I2C)
<宋瑞> 在 2025-06-21 上传 | 大小：221kb | 下载：0

[VHDL编程] song

说明：蜂鸣器。。可以变出曲子的蜂鸣器。只需适当修改，就会有不同的音乐-Buzzer. . Can be turned into a piece of the buzzer. Only appropriate changes, there will be a different musical
<王刚> 在 2025-06-21 上传 | 大小：72kb | 下载：0

[VHDL编程] CRC_outputlogic

说明：custom crc generater(verilog/vhdl)
<li.yx> 在 2025-06-21 上传 | 大小：60kb | 下载：0

[VHDL编程] VHDL

说明：Basic introduction to VHDL
<mihal> 在 2025-06-21 上传 | 大小：49kb | 下载：0

[VHDL编程] ASRP

说明：water marking and verilog vhdl code that related with ham and was very good file for u that understand about water marking
<ali> 在 2025-06-21 上传 | 大小：5kb | 下载：0