[VHDL编程] Veriloglicheng

说明：这是verilog的一些实例，很简单，多多交流啊-This is a verilog some examples, very simple, more exchanges ah
<loginid> 在 2025-06-21 上传 | 大小：111kb | 下载：0

[VHDL编程] EP1K30TC144-3

说明：EP1K30TC144-3 PDF。 1k30的FPGA芯片说明文档，我用过1K30一段时间-EP1K30TC144-3 PDF. 1k30 FPGA-chip documentation, I spent some time on 1K30
<Deitel> 在 2025-06-21 上传 | 大小：700kb | 下载：0

[VHDL编程] FFT_matlab_hdl_code

说明：FFT 的MATLAB仿真，和Verilog硬件实现-FFT : MATLAB and Verilog simulation
<李风飞> 在 2025-06-21 上传 | 大小：47kb | 下载：0

[VHDL编程] dds

说明：基于FPGA的直接数字频率合成器（DDS）的设计-FPGA-based direct digital frequency synthesizer (DDS) design of
<sunshine> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：基于NIOS2的串口初始化设计程序，在应用中只要加上这个初始化就可完成所有的初始化任务-Based on the serial port initialization NIOS2 design process, in applications, coupled with this initialization can be completed as long as all of the initialization task
<李成有> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c

说明：基于FPGA的IIC控制程序，采用状态机来描述，解决了总线冲突问题。-FPGA-based IIC control procedures, using state machines to describe and solve the bus conflicts.
<李成有> 在 2025-06-21 上传 | 大小：392kb | 下载：0

[VHDL编程] sram

说明：基于FPGA的SRAM控制程序，里面附加了在线逻辑分析功能的程序，调试时相当的方便-SRAM-based FPGA-control program, which added an online feature of the program logic analysis, debugging very convenient when
<李成有> 在 2025-06-21 上传 | 大小：1.67mb | 下载：0

[VHDL编程] verilogsourcecode

说明：提供了verlog完整工程文件、设计源文件和说明文件-Provides a verlog complete project file, design source files and documentation
<徐敏锐> 在 2025-06-21 上传 | 大小：3.42mb | 下载：0

[VHDL编程] SPI_Wishbone_Controller

说明：FPGA SPI总线硬件描述语言Verilog下的实现-FPGA SPI bus under the Verilog hardware descr iption language to achieve
<deng> 在 2025-06-21 上传 | 大小：195kb | 下载：0

[VHDL编程] jiaotongdeng

说明：用VHDL做的一个交通灯的实验，这个程序的主要功能是：有8个灯，主路和支路分别增加了转弯的灯；有救护车，当救护车按键为高电平时，产生救护车中断，主路和支路红灯亮。同时数码管在当前计数值和全0之间循环显示；有喇叭voice；-Use VHDL to do a traffic light experiment, the main functions of this program: There are eight lights, the main road and slip roads increa
<> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] Clock_generator

说明：Verilog source code for a clock generator
<austin> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] JTAG

说明：JTAG Verilog source code
<austin> 在 2025-06-21 上传 | 大小：13kb | 下载：0