[VHDL编程] DigitadesignCPLD_VHDL

说明：Digital Design with CPLD and VHDL
<hung ta> 在 2025-06-21 上传 | 大小：7.07mb | 下载：0

[VHDL编程] 44vhdl

说明：44个vhdl设计实例，有兴趣的可以看看，希望能帮助大家-44 vhdl design examples are interested can look at, hoping to help people
<tanmao> 在 2025-06-21 上传 | 大小：42kb | 下载：0

[VHDL编程] VHDLReferenceManual

说明：ＶＨＤＬ语言参考手册，希望能帮助大家学习和设计-VHDL Language Reference Manual, hoping to help people learn and Design
<tanmao> 在 2025-06-21 上传 | 大小：600kb | 下载：0

[VHDL编程] NewFolder

说明：these are some verilog codes
<soumya> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] zhedashumo

说明：浙大数学建模课件，很不错的，希望对你们有用-zhe da shu mo kejian
<天使> 在 2025-06-21 上传 | 大小：3.54mb | 下载：0

[VHDL编程] learnVHDL

说明：哈尔滨工程大学的VDHL课件，希望能更好地帮助大家学习VHDL语言-Harbin Engineering University of VDHL courseware, hoping to better help them to learn VHDL language
<tanmao> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] FREQTEST.tar

说明：VHDL写的16进制显示数字频率计，用8位数码管显示-16 hexadecimal display digital frequency meter VHDL
<吴涛> 在 2025-06-21 上传 | 大小：359kb | 下载：0

[VHDL编程] manchesterbyxilinx

说明：曼彻斯特编解码的实现（Verilog）,包含有测试文件。-manchester encode and decode with verilog，Test File is included。
<cheuna> 在 2025-06-21 上传 | 大小：10kb | 下载：0

[VHDL编程] BUIW_framework

说明：这是一篇关于buiw的框架说明文档，很值得学习。-It display buiw fr a mework！
<chelsea> 在 2025-06-21 上传 | 大小：197kb | 下载：0

[VHDL编程] Verilog

说明：VERILOG语言的学习，更好的运用CPLD，FPGA-VERILOG language learning, better use of CPLD, FPGA
<陈啸天> 在 2025-06-21 上传 | 大小：1.26mb | 下载：0

[VHDL编程] XilinxExample.tar

说明：xilinx software to demonstrate vhdl programming
<abhishek> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] serial_input_parallel_output_module

说明：有一批数据并行输入，位宽为4，输入的时钟频率是20MHz，模块的功能是对这些数据进行并串转换。它每收满6个数据（一个包），就对这6个数据进行处理，将这6个数据按照一定的顺序串行输出，输出的时钟频率是80MHz-serial input parallel output
<buffontus> 在 2025-06-21 上传 | 大小：786kb | 下载：0