[VHDL编程] rs2322

说明：The duty cycle of the CLK0 output is 50-50 unless the DUTY_CYCLE_CORRECTION attribute is set to FALSE, in which case the duty cycle is the same as that of the CLKIN input. The duty cycle of the phase shifted outputs (CLK90, CLK180, and CLK270) is
<shad> 在 2025-06-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] VHDL_flash

说明：vhdl chip design a very good design
<Vampiro> 在 2025-06-21 上传 | 大小：4.6mb | 下载：0

[VHDL编程] VHDL_Codes

说明：vhdl codes of basic components
<Vampiro> 在 2025-06-21 上传 | 大小：3.58mb | 下载：0

[VHDL编程] 111

说明：Verilog语言编写的循环彩灯控制器 这个程序我已经在Actel板上烧过了，没问题。如果还有什么问题应该是你的板不同或者工具不同，我是在libero_8.5上做的 -VeriloG HDL IS VEVRY USEFUL
<xinran> 在 2025-06-21 上传 | 大小：4kb | 下载：0

[VHDL编程] Shortest_job_first

说明：短作业优先级算法（在VS2005中，可以自己创建各进程的运行时间，导入后能够运行，）-shortest job first（）
<qin yali> 在 2025-06-21 上传 | 大小：365kb | 下载：0

[VHDL编程] daq_arm_fifo

说明：实现FPGA与ARM的通信，数据、地址总线方式-FPGA（xilinx） and the ARM（三星2440） implementation of communications, data and address bus mode
<刘义红> 在 2025-06-21 上传 | 大小：5kb | 下载：0

[VHDL编程] TheDifferencebetweenVHDlandVerologHDL

说明：VHDL与Verolog HDL具体的不同，包括整体结构，数据对象及类型，运算符号，语句子结构，附加结构等-The Difference between VHDl and Verolog HDL
<文静> 在 2025-06-21 上传 | 大小：9kb | 下载：0

[VHDL编程] pulses_in

说明：VHDL实现两个脉冲间隔时间的检测，输出单位毫秒，测试成功。-VHDL realization of two-pulse interval of the test, the output units of milliseconds, the test successfully.
<刘义红> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] mul

说明：八位乘法器的VHDL程序，按照乘法的运算规则利用分支语句判断所有情况，最后累加求的结果-8 multiplier VHDL programs, in accordance with rules of multiplication operations to determine all the circumstances of the use of a branch statement, the final cumulative result of demand
<sujunlong > 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] miaobiao

说明：VHDL语言实现的秒表设计，具有分秒，计数清零等功能-VHDL language implementation of the stopwatch design, with the minutes and seconds, counting functions such as Clear
<tangchengjiang> 在 2025-06-21 上传 | 大小：309kb | 下载：0

[VHDL编程] calculator

说明：此源码为在xilinx环境中用VHDL实现计算器，实例可用xcs40xl-4-pq208戓xc2s100-6pq208FPGA来实现-The source code in xilinx environment using VHDL implementation calculators, examples can be xcs40xl-4-pq208 Ge xc2s100-6pq208FPGA to achieve
<cherry> 在 2025-06-21 上传 | 大小：8kb | 下载：0

[VHDL编程] bist

说明：design for test Test and Design-for-Test for memory bist-design for test
<sky> 在 2025-06-21 上传 | 大小：1.37mb | 下载：0