[VHDL编程] verilog_code

说明：《Verilog HDL程序设计教程》程序源码(王金明)-" Verilog HDL Programming Tutorial" program source code (Wang Jinming)
<luxucheng> 在 2025-06-24 上传 | 大小：169kb | 下载：0

[VHDL编程] vhdltest

说明：自己设计的几个VHDL程序，包括译码器电路，多路开关，比较器应用，和16乘8RAM电路，各模块及最终的顶层原理图和引脚我都已给好，希望对大家的学习有所帮助-A few of their own design VHDL procedures, including the decoder circuit, multiple switches, comparator applications, and 16 by 8RAM circuit, each module and final top-leve
<李晓> 在 2025-06-24 上传 | 大小：889kb | 下载：0

[VHDL编程] Audio_Bit_Counter

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Audio_In_Deserializer

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Audio_Out_Serializer

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] cmd_pro

说明：用于SD卡通信控制部分的命令收发部分，verilog语言描述-Communications control part for the SD card send and receive part of the command, verilog language to describe the
<朱红梅> 在 2025-06-24 上传 | 大小：7kb | 下载：0

[VHDL编程] Avalon_Audio

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Clock_Edge

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] SYNC_FIFO

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] data_pro

说明：用于SD卡通信控制部分的数据收发部分，verilog语言描述-SD cards for some of the data send and receive communication control part, verilog language to describe the
<朱红梅> 在 2025-06-24 上传 | 大小：9kb | 下载：0

[VHDL编程] yunlei

说明：实现出租车计费系统，包含所有的源文件-Taxi billing system to achieve
<lilei> 在 2025-06-24 上传 | 大小：732kb | 下载：0

[VHDL编程] color_conv

说明：BT656,YCBCR数据格式转换成VGA(888)数据算法，-BT656, YCBCR data format converted into VGA (888) data algorithm,
<朱红梅> 在 2025-06-24 上传 | 大小：1kb | 下载：0