[VHDL编程] edk

说明：edk is useful document for interfacing of various a-edk is useful document for interfacing of various app
<sai> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] test-bench

说明：如何编写测试文件，，test bench的编写方法和是列，，总结的非常好的东西-how to code test bench in verilog
<jerly> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] New-Folder

说明：nhu lai than chung nhu con ga
<nghia> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] full_adder

说明：4 bits architecture full adder
<ammoun> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] vhdl2---Copy

说明：THIS THE BEST PROGRAM IN VHDL LANGUAGE-THIS IS THE BEST PROGRAM IN VHDL LANGUAGE
<salim> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] dds

说明：DDS电路的 VHDL设计，主要累加器和相位/幅度转换两部分组成。-Circuit design of DDS VHDL, main accumulators and phase/range conversion two parts.
<zhangchen> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] experience

说明：一位行业精英总结的自己25年的嵌入式从业经验，读后启发十分大，建议大家详读一下-A very professional person s summary of his 25 years experience in this area . worth reading
<王源> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] hdlc

说明：这是VHDL语言编写的实现 HDLC通信协议的源代码-This is the HDLC communications protocol source code written in VHDL language
<sean> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] ProjectLoto

说明：VHDL Project for a loto application
<Amrida> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] fast_adder

说明：设计了一个超前进位加法器，仿真结果正确，综合结果延时小-fast adder
<徐欢> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] five

说明：并入串出寄存器完成双向含异步清0和同步时钟使能的4位加法器的VHDL描述，并对其进行波形仿真，确定结果正确。- Incorporated into the string to the register to complete the two-way with asynchronous clear and synchronous clock so that the VHDL descr iption of the four adder energy and waveform simulatio
<qsp> 在 2025-07-17 上传 | 大小：10kb | 下载：0

[VHDL编程] ber_tester_m

说明：基于FPGA的误码测试仪 （已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester
<fei> 在 2025-07-17 上传 | 大小：10kb | 下载：0