[VHDL编程] BMD.RAR

说明：xilinx BMD ver 10 pciexpress testbench for master design
<kventin> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] 232

说明：实现PS/2接口与RS-232接口的数据传输， 可以通过RS-232自动传送到主机的串口调试终端上并在数据接收区显示接收到的字符。-The realization of PS/2 port RS-232 interface with data transfer, RS-232 can be automatically sent to the host serial debug terminal and reception area in the data display received c
<包宰> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] Sdram_Control_4Port

说明：已经验证可用。此代码为Verilog写的sdram的控制器，可以由用户的使用而加载到自己的项目中自行开发。-Have verified that is available. This Verilog code written sdram controller, can be loaded into the user' s use of their own self-developed projects.
<lyd> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] Quartus_Common_Error_And_Warning_Analyze

说明：Quatus常见错误汇总与分析 该文章来源 :一是来自网上几处出处的汇总 二是来自作者本人应用过程中遇到的问题。 可以帮助大家解决烦人的quartus警告和error 仅供参考 -Summary and analysis of common mistakes Quatus the article Source: First, a summary of provenance from the Internet a few second is from the author
<龙也> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] 4bitlock

说明：本文以在PFGA芯片中实现一个简单的可控正弦信号发生模块的设计为例，详细介绍DSP Builder的使用方法，从而有介绍一种另外PFGA—DSP算法的程序方法。-In this paper, in the PFGA chip to achieve a simple sinusoidal signal control module design as an example, detailing the use of DSP Builder methods, thus introducing a k
<李彦> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] quartusII8.0_crack

说明：quartusII8.0软件的使用许可，需要学习的朋友可以拿来使用，不要外传，-quartusII8.0 software use license, you must learn from a friend can put to use, not rumor, thank you
<磊> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] 20k400f672.bsd

说明：apex20k boundary scan program
<henry> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] bch

说明：Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment
<santhu> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] RGB2HSV

说明：RGB2HSV converter is converting Red , Green, Blue to HSV
<moura> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] multiplier

说明：
<lurker> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] VHDL

说明：本代码为用VHDL语言设计实现加法器、减法器、乘法器，并提供了模块图，进行了波形仿真。-This code is for the use of VHDL Language Design and Implementation of adder, subtracter, multiplier, and provides a block diagram carried out a wave simulation.
<张霄> 在 2025-06-07 上传 | 大小：15kb | 下载：0

[VHDL编程] derotator

说明：derotator for qam with sin and cos lut
<cyberia> 在 2025-06-07 上传 | 大小：15kb | 下载：0