资源列表

« 1 2 ... .48 .49 .50 .51 .52 1353.54 .55 .56 .57 .58 ... 4310 »

[VHDL编程128_lcd

说明:Bit addressable Atmega128 programming
<sachin> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程SPI_Verilog

说明:SPI的Verilog实现(非常的全面和详细,还带有SPI算法的注解-SPI Verilog
<yichangyu> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程test-2

说明:VHDL的实验程序 程序2 很经典的程序-VHDL programs very very good VHDL programs very very good
<和亮> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程pci

说明:fpga专用的pci接口软核,减少在开发过程中的周期!-dedicated fpga pci interface soft-core, reducing the cycle in the development process!
<> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程led

说明:该程序是用Verilog编写的关于led的硬件电路描述程序,运用该程序可以对其进行仿真及测试。-The program is written in Verilog hardware circuit descr iption of the procedures led the use of the program can be simulated and tested.
<周狩猎> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程account

说明:电话计费器程序,显示卡内余额, 显示本次通话的时长;余额过少时的告警信号。当告警时间过长时自动切断通话信号。-Telephone billing program, showing the balance of the card, the time of the call balance too came from the alarm signal. Automatically when the alarm time is too long to cut off the call signal.
<happy> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程DAC

说明:利用DAC0832产生的正斜率斜波接到运放的正输入端,可调电位器的输出电压接到运放的负输入端,运放输出端信号引到CPLD器件所对应的输入检测管脚。最后通过CPLD将被测电压显示到数码管上-DAC0832 to produce a positive slope ramp receiving the output voltage of the op amp positive input terminal of the adjustable potentiometer received negativ
<chen> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程traffic-light

说明:基于FPGA环境下的交通灯的代码设计,实现在sparntan 3e环境下的仿真和运行。-Code design based on the traffic lights in the FPGA environment, and run the simulation environment sparntan 3e.
<侍云杰> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程using-LCD-display-welcome-to-china

说明:LCD循环右移显示Welcome to China-using LCD display welcome to china
<li> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程newCodeV1.5

说明:在公司用的生成fpga的mif文件的工具,用于LED显示屏,编辑数据输出,一般用于显示全彩图片的数据处理,生成的文件在D盘根目录下-The company used to generate FPGA MIF File tools, used in LED display, editing the data output, generally used for display full color picture data processing, the generated files in th
<薛群峰> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程vhdl

说明:IIC源码VHDL文件。包括IIC master端的控制器实现及仿真文件。-IIC of VHDL source。Including IIC master controller implement and testbench.
<daneil> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程shuzishizhong

说明:简单的数字时钟,能实现闹钟及其时间的定时,设置,通过两位时、分、秒,显示-A simple digital clock
<Joden> 在 2025-06-08 上传 | 大小:16kb | 下载:0
« 1 2 ... .48 .49 .50 .51 .52 1353.54 .55 .56 .57 .58 ... 4310 »

源码中国 www.ymcn.org