[VHDL编程] clock-verilog

说明：数字钟，功能：12时/24时切换显示，校时,时间很准（4位数码管显示），内含sof，pof，tcl，四个文件，在开发板C1上已实现-digital clock ，
<xiadafang> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] Projec2

说明：Delay Generator using VHDL
<MohanadY> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] 3

说明：可容纳6组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 设置一个主持人“复位”按钮。 主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。 计分，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。-Smart Responder
<沉夕落日> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] i2c

说明：i2c controller-i2c controller
<Viktor> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] ad9226test

说明：使用CycloneIV芯片，实现对高精度ADCad9226的数据采集。内有详细代码说明，并附有调试结果-Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results
<黄迟> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] netlist8

说明：vhdl program of matlab file converted to vhdl
<anjeet> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] mux8to1_with_if

说明：this code to input 8 different data and make them out sequentialy -this code to input 8 different data and make them out sequentialy
<freaker> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] Verilog_HDL_elevator

说明：Verilog实现的基于FPGA的五层楼电梯运行控制逻辑设计-FPGA-based five-story elevator control logic implemented in Verilog design
<柯家豪> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] cach

说明：LEON2中cach部分VHDL代码 需要完整的请联系我-LEON2 VHDL code
<盼> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] alu

说明：四级流水ALU，能够完成加减乘除开方以及逻辑运算-4 pipeline ALU，which can add,minus,multiply,divide and rooting operation.What s more,it can do logic operation.
<Jim> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] game_VGA

说明：A game for learn FPGA and VGA
<viet> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] srl2pal

说明：数据流串并转换的实现方法多种多样，根据数据的排序和数量的要求，可以选用移位寄存器、RAM等来实现。对于数据量比较小的设计来说，可以使用移位寄存器完成串并转换；对于排列顺序有规定的串并转换，可以用case语句判断实现；对于复杂的串并转换，还可以用状态机实现-Serial data stream and converts a variety of implementations, according to the sort and quantity of data requirements, you
<一哥> 在 2025-06-10 上传 | 大小：18kb | 下载：0