[VHDL编程] booth_mul

说明：一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols/unsigned multiplication of the number of binary multipliers. The multiplier used to improv
<*> 在 2025-06-09 上传 | 大小：19kb | 下载：0

[VHDL编程] dll11254

说明：数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件-digital phase-locked loop DPLL VERLOG code MODELSIM under the projects, a test document
<刘仪> 在 2025-06-09 上传 | 大小：19kb | 下载：0

[VHDL编程] sdramcore

说明：
<韩> 在 2025-06-09 上传 | 大小：19kb | 下载：0

[VHDL编程] entropy_coding

说明：用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码 有测试文档 -using Verilog His descr iption of coding (entropy coding) for image compression test files are encoded
<周信均> 在 2025-06-09 上传 | 大小：19kb | 下载：0

[VHDL编程] thirty_VHDL_coder

说明：三十个vhdl源码，对于刚开始学习vhdl的很有帮助，可以帮助理解数字电路-30 vhdl source for the beginning of the study vhdl helpful, and can help to understand digital circuit
<江汉> 在 2025-06-09 上传 | 大小：19kb | 下载：0

[VHDL编程] fir filter design

说明：FIR FILTER DESIGN IN VERILOG ON FPGA
<GIRISH > 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] 序列检测器

说明：本例子为一个序列检测器的程序，序列为：110010010000100101００，检测的序列为10010(This example is a sequence detector procedure, the sequence is: 11001001000010010100, the detection sequence is 10010)
<不唯花开 > 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] xapp502配置例程

说明：FPGA配置例程，VHDL语言，使用CPLD对FPGA进行配置(The FPGA configuration routine, VHDL language, using CPLD on the FPGA configuration)
<xiaohu111 > 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] VHDL程序

说明：利用QuartusⅡ6.0对所设计的出租车计费器的VHDL代码进行仿真，并在FPGA数字实验系统上实现了该控制。(The Quartus II 6 is used to simulate the VHDL code of the designed taxi billing device, and the control is realized on the FPGA digital experiment system.)
<我的期待啊 > 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] OSVersion

说明：os version Descr iption
<LimYoungJin> 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] Mux41a

说明：Basys3 4选一数据选择器代码，初级者学习，在板子上试验过，没问题。(Basys3 4 select a data selector code)
<LEWIS_liu> 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] NEW

说明：Verilog投币式手机充电仪 清华大学数字电子技术基础课程EDA大作业。刚上电数码管全灭，按开始键后，数码管显示全为0。输入一定数额，数码管显示该数额的两倍对应的时间，按确认后开始倒计时。输入数额最多为20。若10秒没有按键，数码管全灭。(Verilog coin operated cell phone charger EDA major homework of digital electronic technology foundation course, Tsinghua Un
<jameskk> 在 2025-06-09 上传 | 大小：18kb | 下载：1