[VHDL编程] 引爆器

说明：数字密码引爆器的输入描述：1、 在开始输入密码以前的等待状态，首先要按READY键，表示目前准备就绪，可以输入数字密码；2、 当引爆事件发生后，应该回到等待状态，设置WAIT_T键；3、 如果输入密码不正确，此时要操作READY和WAIT_T是不起作用的，必须由设计人员重新设置到等待状态，设置SETUP键，SETUP为内部按键，操作人员应该不能接触；4、 确定密码输入后，要设计一个点火按键FIRE；-digit passwords detonated's input Descr ipti
<刘卫> 在 2025-06-09 上传 | 大小：24kb | 下载：0

[VHDL编程] two_d_dct_serial

说明：altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码，语言是：verilog 性能不错，不过资源消耗有点大，可以用来学习多项式变换的DCT算法-ALTERA companies covered in the application of FPGA DSP core 2D DCT source language is : Verilog performance is good, but a bit large consumption of resources can be us
<猪猪> 在 2025-06-09 上传 | 大小：24kb | 下载：1

[VHDL编程] decode

说明：用Verilog实现汉明码编码，经测试可正确使用，代码简洁-Verilog with Hamming code encoding, the test can be used correctly, the code is simple
<Lay> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] decode

说明：用Verilog实现汉明码的解码，经测试可以正常使用，且代码简介-Verilog with Hamming code to achieve the decoding, the test can be used normally, and the code
<Lay> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] chu_ip_drv

说明：It contains the C driver (.c and .h) files of IP cores in Parts III and Part IV. Since the driver files are not integrated with HAL, the corresponding files must be manually copied to the software application project directory when a core is used i
<davido > 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] 1

说明：设计一个用于篮球比赛的定时器。要求： （1）定时时间为24秒，按递减方式计时，每隔1秒，定时器减1； （2）定时器的时间用两位数码管显示； （3）设置两个外部控制开关，开关K1控制定时器的直接复位/启动计时，开关K2控制定时器的暂停/连续计时；当定时器递减计时到零（即定时时间到）时，定时器保持零不变，同时发出报警信号，报警信号用一个发光二极管指示。 （4）输入时钟脉冲的频率为50MHz.(Design a timer for a basketball match. Requirement
<LIMBO2K > 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] 帧同步

说明：这是一个可以实现帧同步的编码，应用verilog编码(This is a coding that can implement fr a me synchronization, using Verilog coding)
<羽霜梦琳 > 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] AES 128 ECB Decryption

说明：Block mode related AES-EBC Encryption
<RsD > 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] counter_vhdl

说明：counter_verilog sur fpga
<jordra> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] 8

说明：filter fir tap implementation
<rohitc234> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] dayashankar_nair_verilog_2.1.tar

说明：finitie strate machine
<daya9000> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] ds18b20

说明：ds18b20单线温度传感器驱动，可直接上板。包括工程文件。(DS18B20 single line temperature sensor drive, can be directly on the board.)
<橙子很好吃> 在 2025-06-09 上传 | 大小：23kb | 下载：0