[VHDL编程] add4

说明：一个用vhdl代码设计的简单的加法器程序-it is a code designed by vhdl ,and it is used for adder
<jim> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] FPGAmuccomm

说明：单片机与FPGA的通讯
<waguylkm> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] IS64LV6416L

说明：Asynchronous SRAM IS64LV6416L modelsim仿真模型-Asynchronous SRAM IS64LV6416L Verilog model
<veriyc> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] IS63LV1024L

说明：ISSI SRAM IS63LV1024L 时序仿真模型-Verilog model of IS63LV1024L
<wyc> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] carryriple

说明：carry riple with model sim
<mohammad> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] SystemVerilog

说明： 很好的SystemVerilog例子- very good
<刘家乐> 在 2025-07-27 上传 | 大小：24kb | 下载：1

[VHDL编程] jiaotongdeng

说明：网上虽然有很多交通灯的参考程序,但又么不是很低级,又么没多少扩展功能,这是我写的交通灯程序,绝对超经典!-Although there are many traffic lights online reference program, but Why is not very low, then Why did not the number of extensions, this is the traffic light program I wrote, absolutely super clas
<荣少钟情> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] test_bech

说明：verilog + testbench 文件的读写操作-verilog+ testbench
<姜广侠> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] uart

说明：UART design with bist capability
<veerender> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] FPGAFFTEnglish

说明：基于FPGA的快速傅里叶变换，中期答辩，的英文资料及翻译。-FPGA-based fast Fourier transform, the medium-term defense, information and translation in English.
<gary> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] a2

说明：FPGA和单片机串行通信接口的实现 源代码-FPGA and the Serial Communication Interface source code
<刘志杰> 在 2025-07-27 上传 | 大小：24kb | 下载：0

[VHDL编程] vhdl5

说明：利用IP core完成2X16字符液晶屏的访问。通过写命令来控制将数据写到哪一行；通过写数据，将数据输出在液晶屏上显示。-Using IP core to complete 2X16 character LCD screen access. By writing the command to control where the data write line by writing the data, output data displayed on the LCD screen.
<王记存> 在 2025-07-27 上传 | 大小：24kb | 下载：0