[VHDL编程] asynfifo

说明：异步fifo，用Verilog编写，包含testbench，已经通过调试，需要的下载-Asynchronous fifo, to prepare to use Verilog, including testbench, debugging has been passed, the need to download
<iechshy1985> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] DDC

说明：直接数字频率合成dds源码，cos三角函数生成代码，及测试代码，用于ddc前端测试的testbench。-direct digital frequency sysnthesis
<wq> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] Binary_to_BCD_Converter

说明：General Binary-to-BCD Converter The linked code is a general binary-to-BCD Verilog module, and I have personally tested the code.
<volkan> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] example2

说明：状态机一般分为三种类型： Moore 型状态机：次态=f(现状，输入)，输出=f （现状）； Mealy 型状态机：次态=f(现状，输入)，输出=f （现状，输入）； 混合型状态机。 -State machine is generally divided into three types: Moore-type state machine: sub-state = f (the status quo, input), output = f (status) Mealy
<汤化锋> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] vhdl_Quick_Reference_Card

说明：vhdl quick reference
<rayrolando> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] UART

说明：用VHDL编写实现的UART控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the UART controller, bring their own testbench, after decompression project file can be opened with the ISE.
<陈阳> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] wtut_ver

说明：DCM supports two frequency modes for the DLL. By default, the DLL_FREQUENCY_MODE attribute is set to Low and the frequency of the clock signal at the CLKIN input must be in the Low (DLL_CLKIN_MIN_LF to DLL_CLKIN_MAX_LF) frequency range (MHz). S
<shad> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] XilinxISE9.2andChinpScopePro9.2Sn

说明：Xilinx ISE 9.2 and ChinpScope Pro 9.2 Sn
<磊> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] example2

说明：自己用vhdl写的简单状态机的例子 比较简单了-vhdl Moore
<李志> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] Interleaver

说明：自己做的交织器，里面包含了交织器的源程序，和交织器的仿真电路文件等等。。。调试后，实现结果正确-Do their own interleaver, which contains the source code interleaver and interleaver circuit simulation files and so on. . . After commissioning, to achieve the right results
<luyan> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] jljkl

说明：中草药进轴辕 要不得地是非曲直咽喉国国防大学在职-fdsgfh fg sdg sdf sd f d
<hjlk> 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] vhdl2proc

说明：A structured VHDL design method
<mm> 在 2025-06-08 上传 | 大小：25kb | 下载：0