[VHDL编程] digital-clock

说明：Digital clock using vhdl By. Drmody
<Mody> 在 2025-06-08 上传 | 大小：11kb | 下载：0

[VHDL编程] Frequency

说明：频率计，用verilog编写。语言简洁易懂。-Frequency counter, written in verilog.
<王赢之> 在 2025-06-08 上传 | 大小：1.55mb | 下载：0

[VHDL编程] adder

说明：可加可减器，使用verilog编写，4位加减器。-Can be increased or decreased, verilog prepared 4 addition and subtraction.
<王赢之> 在 2025-06-08 上传 | 大小：1.24mb | 下载：0

[VHDL编程] led

说明：8*8LED点阵的应用，8*8LED点阵-* 8LED lattice applications, 8* 8LED lattice
<万磊> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] lab6

说明：有关加法器的操作处理，内涵简单加法器一直到八位带进位加法器编程，附有word文档描述-Related to the handling of the operation of the adder, the connotation of a simple adder to the eight into the adder programming attached word document describes
<孙博文> 在 2025-06-08 上传 | 大小：1.2mb | 下载：0

[VHDL编程] lab7

说明：有关有限状态机的设计实例，内附word文档说明-For finite state machine design examples, containing a word document instructions
<孙博文> 在 2025-06-08 上传 | 大小：620kb | 下载：0

[VHDL编程] lab8

说明：有关fpga存储器的设计，开发板为DE2-70，内附word文档说明-Fpga memory designs, development boards for the DE2-70, containing a word document descr iptions
<孙博文> 在 2025-06-08 上传 | 大小：1mb | 下载：0

[VHDL编程] adder_3

说明：加法器的实现，代码可直接使用，在FPGA上调试-The realization of the adder, the code can be used directly on the FPGA debugging
<log> 在 2025-06-08 上传 | 大小：1.3mb | 下载：0

[VHDL编程] aes_fsl_interface

说明：aes to fsl with xilinx fpga
<valter> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder

说明：全加器 东北大学秦皇岛分校 电子设计自动化 实验-Full adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-06-08 上传 | 大小：24kb | 下载：0

[VHDL编程] half-adder

说明：半加器 东北大学秦皇岛分校 电子设计自动化 实验-Half adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-06-08 上传 | 大小：20kb | 下载：0

[VHDL编程] add_8

说明：八位加法器 东北大学秦皇岛分校 电子设计自动化 实验-Eight adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-06-08 上传 | 大小：94kb | 下载：0