[VHDL编程] fenpinji

说明：4位10进制数字频率计 可以直接使用-Four decimal digital frequency meter
<颜色> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] MP3-coder

说明：In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read t
<睿宸> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] T

说明：T触发器 T触发器VHDL实现及报告 FPGA-T flip-flop VHDL implementation and reporting.
<刘银龙> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] dflipflop

说明：fpga verilog 入门级D触发器代码仿真及说明-fpga verilog entry-level D simulator trigger code and descr iption
<高路> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] led

说明：是基于VERILOG的LED灯控制很简单的-LED lights are controlled based VERILOG very simple
<he> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] you_ran

说明：串行UART接收，采用VHDL语言，供参考-Universal Asynchronous Receiver/Transmitter
<li bo> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] URAT-VHDL

说明：URAT VHDL程序与仿真，本文为DOC文档，附有源码和仿真波形-URAT VHDL program and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<hell> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] tel

说明：电话用户信令控制器的VHDL实现-Telephone subscriber signaling controller based on VHDL
<real> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] adder

说明：实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements:
<Jin> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] 8B-10B

说明：8b10bencode bianmaqi -8b10bencode bianmaqi jiemaqi
<hansfw> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] traffic

说明：用Verilog语言模拟交通灯实验，内容简单，适合初学者，- Simulation of traffic light experiment using Verilog language
<ww> 在 2025-06-11 上传 | 大小：36kb | 下载：0

[VHDL编程] timer16

说明：十六进制计数器的的Verilog实现。内有整个工程，包括tb文件。仿真可通过-realizaiton of timer16
<朴巍> 在 2025-06-11 上传 | 大小：36kb | 下载：0