资源列表
[VHDL编程] AdditionCounter
说明: 一个带有异步复位和同步时钟使能的十进制加法计数器-Asynchronous reset and synchronization with a clock enable decimal addition counter<John> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] FullAdder
说明:要求在Quartus II软件,利用VHDL完成层次式电路设计,电路中的元件可以用VHDL设计也可以用库元件连线构成再封装。借助EDA工具中的综合器,适配器,时序仿真器和编程器等工具进行相应处理。输入方法不限制。适配采用Cyclone系列的EP1C6Q240C8。要求综合出RTL电路,并进行仿真输入波形设计并分析电路输出波形。要求采用层次式结构设计。-Quartus II software requires the use of VHDL complete hierarchical circui<John> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] duojitongxin
说明:实现环境检测,然后将数据传递给主机,并显示环境数据-To achieve environmental testing, and then pass the data to the host, and display environmental data<liuxiaokai> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] 32bitshiftregister
说明:32位带锁存移位寄存器,采用verilog HDL语言编写,可用于串并转换-32-bit shift register with latches, using verilog HDL language can be used for string and convert<张建> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] alu
说明:arithmetical-logic unit design in Verilog<Iuliana, Chiuchisan> 在 2025-06-06 上传 | 大小:1kb | 下载:0