[VHDL编程] mux16

说明：本程序是基于verilog HDL的16bit乘以16bit程序，需要的下载。-This procedure is based on the Verilog HDL16bit multiplied by 16bit procedures, the need to download.
<李炯> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] max2work

说明：vhdl code for ram,you can use it easy
<miki> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] fpga_Stepper-motor

说明：通过状态机控制步进电机的转动方向和转动角度-Through the state machine to control the direction of rotation of the stepper motor and the rotation angle
<Weimiao Cai> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] TP3_ADD4

说明：xilinx se spartan 3e 4bit addition
<hatimaine> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] rank_exam

说明：基于systemverilog的高考学生个人信息数据库，并带有排序功能-Based systemverilog entrance pupil personal information database, and with the sort function
<王德鹏> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] 1.6ALU-Behavioral

说明：behavior方式的简单ALU 实现了以下功能：all operations are combinational  ADD/SUB on N bits operands  MULTIPLY on N/2 bits operands (Least Significant Part of), result on N bits.  bitwise AND, OR, XOR on 32 bits operands.  Logical Shift Left, Right, Rot
<young> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] adc0809

说明：1、用状态机设计A/D转换器ADC0809的采样控制电路，并在数码管上显示转换结果； 2、设置有复位和启动/保持开关，要求 ⑴ 复位开关用来使A/D转换器复位，并做好A/D转换准备； ⑵ 启动/保持开关用来控制A/D转换器开始连续转换或停止转换保持结果，即按一下启动/保持开关，启动A/D转换器开始转换，再按一下启/停开关，停止转换并保持结果。 3、采用Verilog HDL语言设计符合上述功能要求的控制电路。-1, with the state machine design A/
<YINJIE> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] shiyan11

说明：EDA学习资料，是EDA技术的一种应用，可以提高初学者的学历能力-EDA learning materials, it is a kind of application of EDA technology, can improve the degree of beginners
<hedonggua> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] counter-with-T_FF

说明：This is counter with T_FF.
<behnam> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] multiplexuer_ise12migration

说明：multiplixeur vhdl code for fpga-multiplixeur vhdl code for fpga
<fifi> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] sequence

说明：序列仿真器，VHDL描述完成对状态机的模拟-Sequence simulator, VHDL descr iption to complete the state machine simulation
<魏壑> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] verilog

说明：本文档设计了1光栅位移传感器信号的接收、光栅位移传感器信号的整形及电平转换电路设计，用Verilog HDL描述了锁相倍频细分和零位信号处理电路。利用FPGA实现光栅位移系统与上位机接口的电路原理框图-This document designed a grating displacement sensor signal reception, grating displacement sensor signal shaping and level conversion circuit design
<吴汉> 在 2025-06-07 上传 | 大小：106kb | 下载：0