[VHDL编程] vhdl_design_of_finite_state_machine

说明：vhdl有限状态机的设计vhdl design of finite state machine-the design of finite state machine vhdl vhdl design of finite state machine
<张c> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] Intelligent_washing_control_system_vhdl_language.r

说明：实现智能洗衣机控制系统vhdl语言Intelligent washing control system vhdl language-Intelligent washing control system vhdl language Intelligent washing control system vhdl language
<xiaoli> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] testsysclk

说明：spi发送数据的vhdl程序 spi发送数据的vhdl程序-vhdl program to send data spi spi spi program to send data send data vhdl vhdl program
<zhangj> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] GOLD_VHDL

说明：论文讨论的是基于VHDL 实现在系统编程平衡GOLD 码逻辑电路设计，给 出周期与相位可编程平衡GOLD 码生成电路设计方案。该方案由最长线性移位寄存器 与可选反馈支路构成。-Discussion paper is based on VHDL programming to achieve a balance in the system logic circuit design GOLD code given cycle and phase balance GOLD programmabl
<wendy> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] VGA

说明：基于Xilinx SPARTAN-3E开发板 的VGA实验代码，VHDL编写，非常适合初学者学习FPGA实现VGA控制-Based on Xilinx SPARTAN-3E development board VGA test code, VHDL written, very suitable for beginners to learn to achieve VGA control FPGA
<张小琛> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] TIMER

说明：介绍QuartusII 的TIMER的一些基本情况-Introduction QuartusII' s some basic information TIMER
<zhangxin> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] Seven_code_translator

说明：七段译码显示，Verilog HDL实现-Seven segment decoder display, Verilog HDL implementation
<geraint> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] fpga

说明：在MAX+plusII软件平台上，熟练运用VHDL语言，完成数字时钟设计的软件编程、编译、综合、仿真，使用EDA实验箱，实现数字时钟的硬件功能。-In the MAX+ plusII software platform, skilled use of VHDL, digital clock to complete the design of software programming, compilation, synthesis, simulation, the use of EDA exper
<wangguochuan> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] simulator_PCI

说明：about PCI connection in Quartus
<jjiou> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] S1_38yima

说明：可直接用于altera FPGA EP1C12仿真和下载使用 1、本程序模仿3/8译码器的功能 2、由拨码开关输入，led输出。-Can be directly used for simulation in altera FPGA EP1C12 1 3/8 decoder function 2 DIP switch input, led output.
<myrk> 在 2025-06-07 上传 | 大小：106kb | 下载：0

[VHDL编程] FPGA

说明：讲述FPGA设计的四种常用思想与技巧,典型分析-About four common FPGA design ideas and techniques
<陈燕凯> 在 2025-06-07 上传 | 大小：106kb | 下载：1

[VHDL编程] dir3

说明：VERILOG 语言写的使用状态机实现奇数分频-VERILOG language is written by the state machine to implement an odd number of points frequency
<li> 在 2025-06-07 上传 | 大小：106kb | 下载：0