[VHDL编程] traffic

说明：Verilog 编写的交通灯的控制，其中包括根据主干道和支干道上车的流量来改变红绿灯长短时间-Written in Verilog control of traffic lights, including the main roads and branch roads according to traffic on the bus to change the length of time traffic lights
<何凌> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] top

说明：我自己设计的，在大学课程《数字逻辑》后面的八大实验之一的车灯实验,在quartus上设计的-that is a program about lights-controling of car
<Gevy> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] rel_08_done

说明：修改自OpenCores的黑白棋游戏代码。采用VGA输出显示，PS2键盘（W、A、S、D、回车）输入控制，实现AI，LED灯指示是否游戏结束，VGA显示频率25MHz，系统频率50MHz，经过Cyclone IV芯片EP4CE115F29C7N的板级调试，实现全部功能，文件夹下有rtl源代码，管脚定义pin文件，和可以直接进行JTAG烧写和E2PROM烧写的pof和sof文件，-Modified from OpenCores Othello game code. Using the VGA ou
<诗律> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] electronic-clock

说明：数字电子钟是数字电路中的一个经典学习内容。我们选用电子钟作为最后结课项目的目的，是为了学习verilog语言、FPGA的基本知识、由顶层至底层的设计思路。-VHDL source code for electronic clock design to share
<李熠> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] ICM7242

说明：ICM7242 代替555和分频器电路。8引脚小封装。-failed to translate
<小贾> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] 4-x-4-on-time-multiplier--table

说明：4×4 查找表乘法器 vhdl 语言描述-4 x 4 on time-multiplier look-up table VHDL language describe
<郭少华> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] 8051_Verilog_code

说明：8051的verilog源代码,8051单片机的verilog源程序，完整验证-Verilog source code in 8051, 8051, Verilog source code, complete verification
<艾米丽> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] Intel8086-IP-core

说明：intel 8086 cpu IP core.
<jerryzhang> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] decoder_38

说明：38译码器，用verilog hdl 编写-38 decoder, written in verilog hdl
<sujy> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] Nov22_11

说明：vhdl code related to mp3 decoder with some test benchs
<sudheer> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] 1233

说明：FPGA奇偶分频器 可移植 原工程文件 试验没有问题-The FPGA parity divider, portable the original project file
<赵音> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] dpsk_3rd

说明：2DPSK调制与解调。学生实验使用，包括信号源模块、时钟源生成模块、信号调制模块，信号解调模块。 其中包含了边沿触发下的阻塞语句。 编译环境：Q2 11.0，编译语言：verilog，仿真软件：moelsim altera -2DPSK modulation and demodulation. The student experiments, including the source module clock source generation module, signal modula
<韩业实> 在 2025-06-08 上传 | 大小：247kb | 下载：0