[VHDL编程] Convolutional encoding and Viterbi decoding with k

说明：卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2 -convolutional coding and Viterbi decoding when K 7:00 for reference convolutional encoding and Viterbi decoding with k 1 2 7 rate
<周小川> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] VGA

说明：用1K30DE FPGA写的程序，希望对初学者有帮助-1K30DE FPGA with written procedures, and they hope to have help for beginners
<朱飞云> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] vga_timing

说明：此乃VGA驱动的详细源码，并配有PLL。使用Quartus II 开发。-This is a detailed source VGA driver with a PLL. Use Quartus II development.
<荣俊齐> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] mini-uart

说明：Verilog实现mini-uart，代码经过FPEG验证，含文档及流程图。-Verilog implementation mini-uart, code FPEG After verification, including documentation and flow chart.
<serein> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] UART

说明：自己实用Verilog编写的UART程序，1位开始位，8位数据位，1位停止位，本测试程序配置完管脚后，实用串口大师发送数据，则返回数据为发送数据+1-Verilog prepared their own UART practical procedures to start a bit, 8 data bits, 1 stop bit, the test procedure End pin configuration, the utility serial Master to send data,
<张键> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] FPGA_NEW_APPROACH_TO_IMPLEMENT_CHAOTIC_GENERATOR.

说明：In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equations using the Field Programmable Gate Array (FPGA). The aim of this method is to increase the freq
<gsbnd> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] vietex4overview

说明：VIRTEX4 概述 ,展现了新一代的塞林斯公司的FPGA 的整体概况-VIRTEX4 overview
<xj> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] cml

说明：基于Verilog的数字基带通信系统 3. 项目描述：本系统为通信原理课程设计课题之一，用Verilog语言编写数字基带通信系统的应用程序，完成P=31的m序列的生成，并进行HDB3编码传输，在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics Communication Theory course des
<chengmengli> 在 2025-08-08 上传 | 大小：248kb | 下载：0

[VHDL编程] WirelessCommuncationFPGADesign(code)

说明：无线通信FPGA设计的所有代码，包括Verilog和Matlab版本。-Verilog and matlab code of wireless communication on FPGA design.
<王大海> 在 2025-08-08 上传 | 大小：249kb | 下载：0

[VHDL编程] state

说明：fpga verilog入门经典系列完整版，下载即用:简单状态机-fpga verilog simple state
<wdlpt> 在 2025-08-08 上传 | 大小：249kb | 下载：0

[VHDL编程] flow_proc

说明：流水线结构是在逻辑很复杂的情况下使用，通过分栈，把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。最形象的实例就是位宽较大的加法器。 把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。以芯片面积换取时间，即面积换取频率。-Pipeline structure is very complicated in the case of using the logic, through the sub-stack, to a complex logic is d
<wangfeng> 在 2025-08-08 上传 | 大小：249kb | 下载：0

[VHDL编程] FPGA

说明：包括密勒码编解码、循环码编解码、FSK和PSK调制解调-Including Miller encoding and decoding, encoding and decoding cycle, FSK and PSK modulation and demodulation
<李飞> 在 2025-08-08 上传 | 大小：249kb | 下载：0