资源列表

« 1 2 ... .98 .99 .00 .01 .02 1903.04 .05 .06 .07 .08 ... 4310 »

[VHDL编程MUX

说明:Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习-MUX in Quartus
<陈轶博> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程4-_add

说明:4 级流水方式的8 位全加器 vhdl 语音那描述-The level 4 water way QuanJia 8 bits for speech that described VHDL
<郭少华> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程Viterbi11111

说明:使用Verilog编写的vertbi译码模块,ISE12.2下编译通过,主用是调用ISE下的Vertibi核设计实现的。-Written using Verilog vertbi decoding module, ISE12.2 compiled by the main use is to call ISE the nuclear Vertibi designed to achieve.
<洪依> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程usrt_FPGA

说明:UART的Verilog程序,稳定好用,用于开发板之间互传-The UART Verilog program, stable and easy to use for the development board to each other
<孙九生> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程cnt10

说明:输入 50MHz的时钟信号,输出5MHz的信号-Input 50MHz clock signal, and outputs the signal of 5 MHz
<刘勇> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程rs232

说明:通过串口通信来控制8位led灯的显示,可以通过串口调试工具来发送信号控制LED灯的亮灭-UART Serial communication control led lights display
<萧楚> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程ffjk

说明:its a flip flop jk based in quartus II altera
<edgar> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程FPGA_ARM_ALU

说明:基于FPGA的ARM的ALU设计,供大家一起参考学习。-FPGA-based ARM ALU design for your reference learning together.
<daxws> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程uart_tx

说明:在SP605开发板上实现了串口的发送程序,并且通过验证。可以通过串口调试助手进行测试!-SP605 development board serial transmission program, and validation. Tested by serial debugging assistant!
<曹荣丽> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程BASYS2_CLOCK

说明:基于xilinx basys2开发板 实现数字钟功能-Development board based on xilinx basys2 digital clock function
<曾昶畅> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程my_uart2

说明:基于FPGA的串口通信源代码。已经经过调试助手测试,-Release 13.2- WebTalk (O.61xd) Copyright (c) 1995-2010 Xilinx, Inc. All rights reserved. Project Information -------------------- ProjectID=BFC2DD71D6FA404A87FDA640DB4B5999 ProjectIteration=14 WebTalk Sum
<chen> 在 2025-06-08 上传 | 大小:248kb | 下载:0

[VHDL编程fpga_usb_serial_20131205.tar

说明:usb serial core is a vhdl synthesizable code, implementing serial data transfer over usb. Combine with a UTMI-compatible transceiver chip, this core acts as a USB device that transfers a byte stream in both directions over the bus
<Doom Train> 在 2025-06-08 上传 | 大小:248kb | 下载:0
« 1 2 ... .98 .99 .00 .01 .02 1903.04 .05 .06 .07 .08 ... 4310 »

源码中国 www.ymcn.org