资源列表
[VHDL编程] Viterbi11111
说明:使用Verilog编写的vertbi译码模块,ISE12.2下编译通过,主用是调用ISE下的Vertibi核设计实现的。-Written using Verilog vertbi decoding module, ISE12.2 compiled by the main use is to call ISE the nuclear Vertibi designed to achieve.<洪依> 在 2025-06-08 上传 | 大小:248kb | 下载:0
[VHDL编程] FPGA_ARM_ALU
说明:基于FPGA的ARM的ALU设计,供大家一起参考学习。-FPGA-based ARM ALU design for your reference learning together.<daxws> 在 2025-06-08 上传 | 大小:248kb | 下载:0
[VHDL编程] BASYS2_CLOCK
说明:基于xilinx basys2开发板 实现数字钟功能-Development board based on xilinx basys2 digital clock function<曾昶畅> 在 2025-06-08 上传 | 大小:248kb | 下载:0
[VHDL编程] fpga_usb_serial_20131205.tar
说明:usb serial core is a vhdl synthesizable code, implementing serial data transfer over usb. Combine with a UTMI-compatible transceiver chip, this core acts as a USB device that transfers a byte stream in both directions over the bus<Doom Train> 在 2025-06-08 上传 | 大小:248kb | 下载:0