[VHDL编程] clock

说明：数字钟；可以显示时，分，秒；可以调时分秒，有整点报时功能，有闹钟功能-Digital clock can display hours, minutes, seconds can transfer minutes and seconds, there is the whole point timekeeping function, alarm clock function
<guo> 在 2025-06-08 上传 | 大小：401kb | 下载：0

[VHDL编程] music

说明：乐曲播放器的设计；一段乐谱可以在试验箱上自动演奏，本实验是（梁祝）中化蝶的部分；第二首为（北京欢迎您）-Music player design a chamber music can be played automatically on the experiment (Butterfly) in the butterfly portion second song is (Beijing Welcomes You)
<guo> 在 2025-06-08 上传 | 大小：401kb | 下载：0

[VHDL编程] frequency

说明：一个三位或者多位十进制数字式频率计，量程为1KHZ到99MHZ，可以自动换挡-More than three decimal digits or a frequency meter, the measuring range 1KHZ to 99MHZ, you can automatically shift
<guo> 在 2025-06-08 上传 | 大小：268kb | 下载：0

[VHDL编程] minus

说明：一位二进制全减器的设计，分别用原理图输入法和文本输入法，用分层设计的方法完成-A binary full subtractor design, respectively, schematic input and text input method, complete with a hierarchical design method
<guo> 在 2025-06-08 上传 | 大小：33kb | 下载：0

[VHDL编程] lcd1602

说明：在FPGA上实现普通液晶1602的点亮及显示字符-Common in the FPGA and the LCD display lights up 1602 characters
<董攀峰> 在 2025-06-08 上传 | 大小：1.06mb | 下载：0

[VHDL编程] EP3C120-LCD

说明：应用verilog语言编写的在ALTERA-CYCLONE III 开发板1602上面显示字符-Application verilog language characters shown above in 1602
<董攀峰> 在 2025-06-08 上传 | 大小：1.06mb | 下载：0

[VHDL编程] 3333

说明：层次化结构的FPGA装箱算法.Hierarchical structure of the FPGA packing algorithm.-Hierarchical structure of the FPGA packing algorithm.
<> 在 2025-06-08 上传 | 大小：295kb | 下载：0

[VHDL编程] liangzhu

说明：verilog 写的 “梁祝”乐曲演奏电路-erilog wrote " The Butterfly Lovers" music concert circuit
<陈智恒> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] CPLD_SPI

说明：单片机通过SPI接口与FPGA进行通信的VHDL代码，程序实际可用的-Microcontroller through the SPI interface to communicate with the FPGA, a very common
<寂小寞> 在 2025-06-08 上传 | 大小：1.01mb | 下载：0

[VHDL编程] Multiplication

说明：可通过简单的调节实现两个任意字节长度数据的乘法-Can be achieved by simple adjustment of two arbitrary byte-sized data multiplication
<Adam> 在 2025-06-08 上传 | 大小：1.28mb | 下载：0

[VHDL编程] memory

说明：采用类似堆栈的结构，用于存储歌曲，可实现数据的存储。-Similar stack structure used to store music, data storage can be achieved.
<Adam> 在 2025-06-08 上传 | 大小：15.41mb | 下载：0

[VHDL编程] xiaoyaundaling

说明：这是一个利用ＶＨＤＬ语言编写的校园打铃系统，它具有正常数字钟功能，通过按键的操作可以实现时间的切换显示与调整，以及春夏与秋冬两季的打铃时间表的切换控制。-This is a campus using VHDL language ring a bell system, which has normal digital clock function, the operation can be achieved through the key switch time display and adjus
<> 在 2025-06-08 上传 | 大小：386kb | 下载：0