[VHDL编程] plj

说明：这是一个利用ＶＨＤＬ编写的简易数字频率计，它所能够测量的频率范围为：０～５０ＭＨＺ，当被测量信号的频率越大则它的精度越高。-This is a simple written using VHDL digital frequency meter, it can measure the frequency range: 0 ~ 50MHZ, when the frequency of the signal being measured is greater the higher its accura
<> 在 2025-06-08 上传 | 大小：256kb | 下载：0

[VHDL编程] 74HC595-lattice-clock

说明：74HC595点阵时钟：使用74HC595芯片控制的16*16点阵时钟，流动显示时分秒，单片机：STC12C5A60S2-74HC595 lattice clock: using 74HC595 chip control 16* 16 dot matrix clock, mobile display minutes and seconds, the microcontroller: STC12C5A60S2
<陈科铭> 在 2025-06-08 上传 | 大小：30kb | 下载：0

[VHDL编程] STCFFTnew

说明：用C51通过傅李叶运算在液晶屏上显示音乐频谱，采样是4.47K-Fu Lee leaves with C51 through operations on the LCD display musical spectrum, the sampling is 4.47K
<陈科铭> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] VLIW_uP_code

说明：VLIW processor code in verilog
<Ren> 在 2025-06-08 上传 | 大小：14kb | 下载：0

[VHDL编程] comparator

说明：比较器的VHDL代码，采用行为级描述方法-VHDL for comparator
<xiaoheihei> 在 2025-06-08 上传 | 大小：17kb | 下载：0

[VHDL编程] source

说明：FPGA SDRAM存储器控制，所有源码数据包-FPGA SDRAM memory controller, all source data packets
<lihuajin> 在 2025-06-08 上传 | 大小：12kb | 下载：0

[VHDL编程] 3

说明：秒表verilog 实现，顶层模块，译码模块，计数模块 -Stopwatch verilog implementation, top-level modules, decoding modules, counter modules
<li> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] ledyyw

说明：用VHDL实现流水灯，配置管脚，并在FPGA板上得到实现-VHDL implementation of water with the lights, configuration pins, and realized in FPGA board
<严余伟> 在 2025-06-08 上传 | 大小：212kb | 下载：0

[VHDL编程] ep2

说明：我在国外学习，使用CUPL编GAL，国内用的ABEL比较多，这方面资料比较少。压缩文件包含源码和仿真文件，仿真结果文件，可用wincupl或者PROTEL打开-CUPL EXAMPLE OF BUILDING A BASIC FSM IN GAL16V8
<Junchuan Wang> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] Fibonacci

说明：Fibonacci数列的VHDL实现，程序细分为了各个模块实现了Fibonacci数列计算。Fibonacci数列：1,1,2,3，5，8...即当前元素为前两个元素之和。-Fibonacci sequence of VHDL, the program modules in order to achieve sub-Fibonacci series. Fibonacci numbers: 1,1,2,3,5,8 ... that is the current element and the fi
<Pengcheng Li> 在 2025-06-08 上传 | 大小：8kb | 下载：0

[VHDL编程] EDA_FPGA-design

说明：FPGA设计指导书 有开发环境设置 及相关例程-FPGA design guide book has set the development environment and related routines
<晨月> 在 2025-06-08 上传 | 大小：3.71mb | 下载：0

[VHDL编程] 09081113

说明：简单计数器，分频器，全加器等vhdl程序等-Simple counter, divider, adder vhdl procedures such as
<chen> 在 2025-06-08 上传 | 大小：2.74mb | 下载：0