[VHDL编程] AMBA-2.0-SPEC.

说明：该PPT概括介绍了ARM公司出品的AMBA 2.0 总线规范，其中包括片上总线各信号线的工作规律及工作规范，以及各种传输模式的时序图实例，通过参照该总线规范对AMBA总现进行设计。-The PPT introduces the ARM AMBA 2.0 bus specification produced, including on-chip bus signal lines of the laws and regulations, by reference to the specificati
<杨宗凯> 在 2025-06-08 上传 | 大小：2.09mb | 下载：0

[VHDL编程] DIV_5

说明：该源码包包含一个奇分频分频器的Verilog代码及其测试代码。奇分频在许多分频电路中都会用到。-The source code package contains a surprising frequency divider in Verilog code and test code. Odd number of points in the frequency divider circuit will be used in.
<杨宗凯> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] yinyue_yanzou_module

说明：蜂鸣器实现音乐单调，通过控制频率从而控制单调的产生。-Buzzer to achieve music monotonous, monotonous by controlling the frequency to control the production.
<xl> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] AHB_Decoder

说明：该源码包包含AHB译码模块及其测试文件。AHB译码器用来将Master发出的地址信号进行译码以选择确定的从设备对传输进行响应。-The source package contains the AHB decoder module and its test file. Master AHB decoder is used to send signals to decode the address to select a determined response from the device on
<杨宗凯> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] xsp605_ilinx_mig_ipcore

说明：赛林思开发板sp605的内存管理单元的ip核调试通过-SP605 IP core mig
<樊荣> 在 2025-06-08 上传 | 大小：8.37mb | 下载：0

[VHDL编程] liu_sui_deng

说明：SP605 开发板的跑马灯调试通过工程，已经调试通过，希望有帮助-SP605 pipeline lights hights code
<樊荣> 在 2025-06-08 上传 | 大小：1.61mb | 下载：0

[VHDL编程] clock

说明：用PS2键盘输入数字，七段LED显示时间、时期，以及跑秒，可以设定时间、日期以及闹铃时间，通过蜂鸣器发声-With a PS2 keyboard to enter numbers, seven-segment LED display time, time, and ran second, you can set the time, date and alarm time, buzzer sound by
<lee> 在 2025-06-08 上传 | 大小：22.41mb | 下载：0

[VHDL编程] crc-ccitt

说明：CRC校验ccitt的串行功能实现，实现16位CRC校验，校验方式是CCI-function of realize crc ccitt 16BIT
<xiang> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] four_bit-full-adder

说明： 四位的全加器，包含8421码与2421码的相互转换，2421码的加法修正-Four of the full adder, including 8421 yards and 2421 yards of the conversion, the addition of amendments to 2421 yards
<孙晟轩> 在 2025-06-08 上传 | 大小：75kb | 下载：0

[VHDL编程] four_bit-data-selector

说明：四位的数据选择器，可在maxplus2上运行并仿真-Four of the data selection, which can be run on the maxplus2 and Simulation
<孙晟轩> 在 2025-06-08 上传 | 大小：53kb | 下载：0

[VHDL编程] cnt_24_led

说明：cnt_24_led code in verilog
<alisonlv> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] avs_aes_latest[1].tar

说明：数字加解密模块的设计-Digital encryption and decryption module design
<wt> 在 2025-06-08 上传 | 大小：408kb | 下载：0