[VHDL编程] ocmp

说明：PIC32MX4系列单片机输出比较模块示例代码 PIC32MX4系列单片机输出比较模块示例代码 PIC32MX4系列单片机输出比较模块示例代码-PIC32MX4 OCMP PIC32MX4 OCMP PIC32MX4 OCMP PIC32MX4 OCMP PIC32MX4 OCMP
<ludawei> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] qdq.ppt.tar

说明：实现抢答器，掌握门电路的原理 实现抢答器，掌握门电路的原理-Achieve Responder, realization of the principle of control gate Responder grasp the principle of gate
<jxm> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] weideng

说明：用VHDL语言描述了汽车在交通行驶中左转、右转、刹车以及正常行驶的尾灯控制状态-With the VHDL language to describe the car in traffic, turn left, turn right, driving the rear brake and normal control state
<晴峦> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] mycompare

说明：利用HDL语言编写的8位比较器，已经通过本人仿真验证，对于初学都很有帮助。-HDL languages ​ ​ use 8-bit comparator, has passed my simulation, are very helpful for beginners.
<喻杰> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] F10000_0000

说明：8hz频率带动1秒，异步频率计，有用的通信工程系课本一样。 -8hz frequency drive 1 second, asynchronous frequency, as a useful communication engineering textbooks.
<ru> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] FPGAandRS232-485VerilogSourcecode

说明：FPGA串行通信口RS232-485构建，RS232和485有选择控制，源程序基于QuartusII6.0用Verilog语言撰写。-FPGA serial communication port RS232-485 build, RS232 and 485 to selectively control, source-based QuartusII6.0 written in Verilog language.
<吴文> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] ddr_sdr

说明：ddr ram控制器，使用vhdl语言实现-ddr ram controller,designed by vhdl
<东> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] ddr_sdr

说明：DDR SDRAM 控制器 包含测试向量和仿真模型-DDR SDRAM control
<李晓翔> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] lfsr

说明： lfsr.vhd - The top module in the project. lfsr_pkg.vhd - The package file used for supporting the lfsr top module. lfsr_tb - A testbench code for lfsr module. manual.pdf - A short documentation on this project.
<tmanev> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] -VHDL

说明：本报告分两部分： 1 由matlab计算FIR数字滤波器的滤波系数； 2 用VHDL语言设计逻辑电路，再通过QUARTUS II 软件，将各个模块的电路封装成期间，在顶层设计中通过连线，完成整个系统。 -FIR digital filters based on VHDL
<> 在 2025-05-29 上传 | 大小：113kb | 下载：0

[VHDL编程] DE2_115_IR

说明：Demo program for using IR receiver on DE2-115 board
<ONG PENG SHEN> 在 2025-05-29 上传 | 大小：113kb | 下载：1

[VHDL编程] AssignmentP6

说明：1. For the VHDL model given below (Code List One), compare the FIFOs implementations on CPLD and FPGA. (1) Synthesize and verify (simulate) the VHDL design of the FIFOs (2) For CPLD implementation (fit) of the FIFOs
<魏攸> 在 2025-05-29 上传 | 大小：113kb | 下载：0